专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009119875A1 部品内蔵配線基板审中-公开
标题翻译：组件连接线
公开(公告)号：WO2009119875A1
公开(公告)日：2009-10-01
申请号：PCT/JP2009/056429
申请日：2009-03-24
申请人：日本特殊陶業株式会社 , 村松正樹
发明人：村松正樹
IPC分类号： H05K3/46 , H01L23/12
CPC分类号： H05K1/162 , H01L21/4857 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/16225 , H01L2224/16235 , H01L2224/16237 , H01L2924/00014 , H01L2924/01004 , H01L2924/01019 , H01L2924/01025 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/09701 , H01L2924/1461 , H01L2924/15311 , H05K1/02 , H05K1/0231 , H05K1/185 , H05K3/4602 , H05K2201/09309 , H05K2201/096 , H05K2201/09763 , H05K2201/10674 , H05K2201/10712 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要：部品とコンデンサとをつなぐ配線が長くなることに起因した問題を解消することができる部品内蔵配線基板を提供することを課題とする。部品内蔵配線基板１０は、コア基板１１、第１のコンデンサ３０１、配線積層部３１及び第２のコンデンサ１０１を備える。コア基板１１が有する収容穴部９０には第１のコンデンサ３０１が収容され、配線積層部３１の表面３９には部品搭載領域２０が設定される。また、第２のコンデンサ１０１は、電極層１０２，１０３及び誘電体層１０４を有する。第２のコンデンサ１０１は、第１主面１０５，１０７及び第２主面１０６，１０８を配線積層部３１の表面３９と平行に配置した状態で配線積層部３１内に埋め込まれ、第１のコンデンサ３０１と部品搭載領域２０との間に配置される。
摘要翻译：一种组件接合线路板，其消除了由连接部件和电容器的线的伸长引起的问题。配有组件的布线板（10）设置有芯板（11），第一电容器（301），线层叠部（31）和第二电容器（101）。第一电容器（301）容纳在芯板（11）的容纳孔部（90）中，并且在线层叠部（31）的前表面（39）上设置有部件安装区域（20）。第二电容器（101）包括电极层（102,103）和电介质层（104）。当第一主表面（105,107）和第二主表面（106,108）平行于布线层叠部分（31）的前表面（39）布置时，第二电容器（101）被埋入电线层压部分（31）层叠部（31），并配置在第一电容器（301）和部件安装区域（20）之间。

2. 发明申请

WO2008157524A3 METHODS FOR INTEGRATION OF THIN-FILM CAPACITORS INTO THE BUILD-UP LAYERS OF A PRINTED WIRING BOARD 审中-公开
标题翻译：将薄膜电容器集成到印刷电路板的建筑层中的方法
公开(公告)号：WO2008157524A3
公开(公告)日：2009-02-19
申请号：PCT/US2008067177
申请日：2008-06-17
申请人： DU PONT , BORLAND WILLIAM , AMEY DANIEL I , DIETZ KARL H , PALANDUZ CENGIZ AHMET , ERICKSON STAN J
发明人： BORLAND WILLIAM , AMEY DANIEL I , DIETZ KARL H , PALANDUZ CENGIZ AHMET , ERICKSON STAN J
IPC分类号： H05K1/16
CPC分类号： H05K1/162 , H01L2224/16227 , H01L2224/16235 , H01L2924/15311 , H05K3/1291 , H05K3/4602 , H05K3/4652 , H05K2201/0175 , H05K2201/0355 , H05K2201/09481 , H05K2201/09518 , H05K2201/09718 , H05K2201/09763 , H05K2203/1126 , Y10T29/435 , Y10T29/49002 , Y10T29/49128
摘要： Provided herein are devices comprising a printed wiring board that comprise, singulated capacitors fabricated from known good, thin-film, fired-on-foil capacitors. Provided are methods of incorporating the singulated capacitors into the build-up layers of a printed wiring board to minimize impedance. The singulated capacitors have a pitch that allows each power and ground terminal of an IC to be directly connected to a power and ground electrode, respectively, of its own singulated capacitor. Using a feedstock of known good, fired-on-foil capacitors allows for improved PWB yield.
摘要翻译：本文提供了包括印刷线路板的器件，其包括由已知的良好的薄膜，片上电容器电容器制成的单个电容器。提供了将单个电容器并入印刷线路板的积层中以最小化阻抗的方法。单片电容器具有允许IC的每个电源和接地端子分别直接连接到其自己的单个电容器的电源和接地电极的间距。使用已知的良好的烧结箔电容器的原料允许改进的PWB产量。

3. 发明申请

WO2007146382A2 HYDROPHOBIC COMPOSITIONS FOR ELECTRONIC APPLICATIONS 审中-公开
标题翻译：电子应用的疏水性组合物
公开(公告)号：WO2007146382A2
公开(公告)日：2007-12-21
申请号：PCT/US2007013965
申请日：2007-06-13
申请人： DU PONT , DUEBER THOMAS E , SUMMERS JOHN D
发明人： DUEBER THOMAS E , SUMMERS JOHN D
CPC分类号： C08G73/1039 , C08G73/1064 , C09D179/08 , H01G4/224 , H01G9/08 , H05K1/162 , H05K2201/0154 , H05K2201/0187 , H05K2201/0355 , H05K2201/09763
摘要： Disclosed area compositions comprising: a polyimide resin with a water absorption of 2% or less and, optionally, one or more of an electrically insulated filler, a defoamer and a colorant and one or more organic solvents. The compositions are useful as encapsulants and have a consolidation temperature of 190°C or less.
摘要翻译：公开的区域组合物包括：吸水率为2％或更低的聚酰亚胺树脂，以及任选的一种或多种电绝缘填料，消泡剂和着色剂以及一种或多种有机溶剂。该组合物可用作密封剂并具有190℃或更低的固结温度。

4. 发明申请

WO2007078714A2 INTEGRATED CAPACITORS IN PACKAGE-LEVEL STRUCTURES, PROCESSES OF MAKING SAME, AND SYSTEMS CONTAINING SAME 审中-公开
标题翻译：包装层结构中的集成电容器，制造它的过程以及包含它们的系统
公开(公告)号：WO2007078714A2
公开(公告)日：2007-07-12
申请号：PCT/US2006047331
申请日：2006-12-11
申请人： INTEL CORP , TANG JOHN J , ZENG XIANG YIN , HE JIANGQI , HAI DING
发明人： TANG JOHN J , ZENG XIANG YIN , HE JIANGQI , HAI DING
IPC分类号： H01L21/48 , H01L23/498 , H01L23/50 , H01L23/64
CPC分类号： H01L21/4857 , H01L23/49822 , H01L23/50 , H01L24/48 , H01L24/49 , H01L24/81 , H01L24/85 , H01L2224/05553 , H01L2224/05571 , H01L2224/05573 , H01L2224/16225 , H01L2224/16237 , H01L2224/32225 , H01L2224/48472 , H01L2224/49 , H01L2224/73204 , H01L2224/81191 , H01L2224/81801 , H01L2224/83102 , H01L2224/85 , H01L2224/92125 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01033 , H01L2924/01047 , H01L2924/01068 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/10162 , H01L2924/14 , H01L2924/1433 , H01L2924/19041 , H05K1/111 , H05K1/113 , H05K1/162 , H05K3/28 , H05K2201/0187 , H05K2201/09436 , H05K2201/09763 , H05K2201/10674 , H01L2224/45099 , H01L2224/05599 , H01L2924/00
摘要： An article includes a top electrode that is embedded in a solder mask. An article includes a top electrode that is on a core structure. A process of forming the top electrode includes reducing the solder mask thickness and forming the top electrode on the reduced-thickness solder mask. A process of forming the top electrode includes forming the top electrode over a high-K dielectric that is in a patterned portion of the core structure.
摘要翻译：物品包括嵌入阻焊层中的顶部电极。一种物品包括位于核心结构上的顶部电极。形成顶部电极的工艺包括减小焊料掩模厚度并在减小厚度的焊料掩模上形成顶部电极。形成顶部电极的过程包括在芯结构的图案化部分中的高K电介质上形成顶部电极。

5. 发明申请

WO2005055684A1 多層プリント配線板审中-公开
标题翻译：多层印刷接线板
公开(公告)号：WO2005055684A1
公开(公告)日：2005-06-16
申请号：PCT/JP2004/018526
申请日：2004-12-06
申请人：イビデン株式会社 , 苅谷隆 , 持田晶良
发明人：苅谷隆 , 持田晶良
IPC分类号： H05K3/46
CPC分类号： H05K1/162 , H05K1/0231 , H05K1/0271 , H05K1/113 , H05K3/4602 , H05K2201/0133 , H05K2201/0175 , H05K2201/0179 , H05K2201/0187 , H05K2201/09509 , H05K2201/09518 , H05K2201/09563 , H05K2201/096 , H05K2201/09718 , H05K2201/09763 , H05K2201/10522 , H05K2201/10734
摘要：多層プリント配線板１０は、配線パターン３２等と電気的に接続される半導体素子を表面に実装する実装部６０と、セラミック製の高誘電体層４３と該高誘電体層４３を挟む第１及び第２層状電極４１，４２とを有し第１及び第２層状電極４１，４２の一方が半導体素子の電源ラインに他方がグランドラインに接続される層状コンデンサ部４０と、を備えている。この多層プリント配線板１０では、電源ラインとグランドラインとの間に接続される層状コンデンサ部４０の高誘電体層４３がセラミック製であるため、層状コンデンサ部４０の静電容量を大きくすることができる。したがって、電位の瞬時低下が起きやすい状況下であっても十分なデカップリング効果を奏する。
摘要翻译：一种多层印刷电路板（10），包括安装单元（60），其安装在其表面上与布线图案（32）等电连接的半导体元件，以及层状电容器单元（40），其具有陶瓷高介电与第一和第二层状电极（41），（42）中的一个连接的电介质层（43）的第一和第二层状电极（41），（42）半导体元件和另一个具有接地线。由于在该多层印刷电路板（10）中连接在电源线和接地线之间的层状电容器单元（40）的高电介质层（43）由陶瓷制成，所以层叠电容器单元 40）可以增加。因此，即使在可能发生电位瞬间降低的状态下也能够发挥充分的去耦效应。

6. 发明申请

WO2004075612A1 EMBEDDED PASSIVE COMPONENTS 审中-公开
标题翻译：嵌入式被动元件
公开(公告)号：WO2004075612A1
公开(公告)日：2004-09-02
申请号：PCT/US2004/003271
申请日：2004-02-05
申请人： RF MICRO DEVICES, INC.
发明人： JORGENSON, Jon, D. , SHAH, Milind , STEEL, Victor, E.
IPC分类号： H05K1/16
CPC分类号： H05K1/162 , H05K1/165 , H05K1/167 , H05K3/4652 , H05K2201/0347 , H05K2201/0355 , H05K2201/0959 , H05K2201/09763
摘要： The present invention embeds passive components within a multilayer substrate used for mounting integrated circuits and other electronic components to form an electronic module or circuit board. During construction of the multilayer substrate, passive components are attached to an inside surface of a metallic foil layer. The inside surface of the metallic foil layer is then laminated to another metallic foil layer, such that the foil layers are parallel to but separated from each other. As such, the passive component is embedded within the multilayer substrate. Contacts are formed for the passive component by etching away portions of the foil layer on which the passive component resides. Electrical connections can be routed in the foil to effectively couple the passive component to a circuit formed on the multilayer substrate as desired. The embedded passive components can take various forms, such as capacitors, inductors, and resistors.
摘要翻译：本发明将无源部件嵌入用于安装集成电路和其他电子部件的多层基板中，以形成电子模块或电路板。在多层基板的构造期间，无源部件附着到金属箔层的内表面。然后将金属箔层的内表面层压到另一金属箔层上，使得箔层彼此平行但分开。因此，被动部件嵌入在多层基板内。通过蚀刻去除被动部件所在的箔层的部分，为无源部件形成触点。电连接可以在箔中布线以有效地将无源部件耦合到根据需要在多层基板上形成的电路。嵌入式无源器件可以采取各种形式，如电容器，电感器和电阻器。

7. 发明申请

WO2002061827A1 表示装置及びその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2002061827A1
公开(公告)日：2002-08-08
申请号：PCT/JP2002/000797
申请日：2002-01-31
申请人：ソニー株式会社 , 小川剛 , 西谷祐司 , 奥洞明彦
发明人：小川剛 , 西谷祐司 , 奥洞明彦
IPC分类号： H01L23/12
CPC分类号： H05K3/4682 , H01L21/4846 , H01L2224/16 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/81005 , H01L2924/01078 , H01L2924/01079 , H01L2924/09701 , H01L2924/1531 , H01L2924/18161 , H01L2924/19105 , H01L2924/19106 , H01L2924/3025 , H05K1/0237 , H05K1/0306 , H05K1/0313 , H05K1/095 , H05K1/16 , H05K1/162 , H05K1/165 , H05K1/167 , H05K1/183 , H05K3/0052 , H05K3/20 , H05K3/205 , H05K3/4605 , H05K3/4614 , H05K3/4644 , H05K3/467 , H05K3/4688 , H05K2201/09509 , H05K2201/09763 , H05K2203/016 , H05K2203/061 , H05K2203/1189 , H01L2924/00
摘要： A wiring circuit block body is formed by the followings: the step of forming a separation layer (6) over the flattened main surface of a matrix substrate (1), and then an insulation layer (7) over the separation layer (6); the step of patterning this insulation layer (7) to form a wiring layer (8) in the patterned insulation layer (7); and the step of separating this insulation layer (7) and wiring layer (8) from the matrix substrate (1) via the separation layer (6). A circuit body block (2), incorporating film-forming elements (12) (13) (17) in a wiring layer, is mounted on a base substrate (3) to constitute a wiring device. The circuit body block (2) has a semiconductor chip (62) mounted on the surface and is attached on a base substrate (64) to constitute a semiconductor device.
摘要翻译：通过以下步骤形成布线电路块体：在矩阵基板（1）的平坦化主表面上形成分离层（6）的步骤，然后在分离层（6）上方形成绝缘层（7）的步骤; 图案化该绝缘层（7）以在图案化绝缘层（7）中形成布线层（8）的步骤; 以及经由分离层（6）将该绝缘层（7）和布线层（8）从基质基板（1）分离的步骤。在基板（3）上安装在布线层中并入有成膜元件（12）（13）（17）的电路体块（2），构成布线装置。电路体块（2）具有安装在表面上的半导体芯片（62），并安装在基底（64）上以构成半导体器件。

8. 发明申请

WO2017087093A1 CIRCUIT CARD ASSEMBLY AND METHOD OF PROVIDING SAME 审中-公开
标题翻译：电路卡组件及其提供方法
公开(公告)号：WO2017087093A1
公开(公告)日：2017-05-26
申请号：PCT/US2016/056446
申请日：2016-10-11
申请人： NORTHROP GRUMMAN SYSTEMS CORPORATION
发明人： CHRISTIANSEN, Martin Brokner , CHOROSINSKI, Leonard George , HEFFNER, H. Craig , WAKAMIYA, Stanley Katsuyoshi , KIRKWOOD, Keith R.
IPC分类号： H05K1/02 , H01L39/22 , H05K1/03
CPC分类号： H05K1/181 , H05K1/0203 , H05K1/0271 , H05K1/0298 , H05K1/0306 , H05K1/115 , H05K3/303 , H05K3/46 , H05K2201/0338 , H05K2201/068 , H05K2201/09063 , H05K2201/09663 , H05K2201/09672 , H05K2201/09763
摘要： A circuit card assembly includes a substrate having longitudinally spaced first and second substrate end edges and transversely spaced top and bottom substrate surfaces. The top and/or bottom substrate surface has first, second, and third substrate regions. The first substrate region is directly laterally adjacent the first substrate side edge. The third substrate region is directly laterally adjacent the second substrate side edge. The second substrate region is located between the first and third substrate regions. At least one circuit trace is located on the selected substrate surface. The portion of the circuit trace in the first substrate region is made of only a first material. The portion of the circuit trace in the third substrate region is made of only a second material. The portion of the circuit trace in the second substrate region is made of both the first and second materials. The first material is preferably copper and the second material is preferably niobium.
摘要翻译：电路卡组件包括具有纵向间隔开的第一和第二基板端部边缘以及横向间隔开的顶部和底部基板表面的基板。顶部和/或底部衬底表面具有第一，第二和第三衬底区域。第一基板区域直接侧向邻近第一基板侧边缘。第三衬底区域直接侧向邻近第二衬底侧边缘。第二衬底区域位于第一和第三衬底区域之间。至少一个电路迹线位于所选衬底表面上。第一衬底区域中的电路迹线的部分仅由第一材料制成。第三衬底区域中的电路迹线的部分仅由第二材料制成。第二衬底区域中的电路迹线部分由第一和第二材料制成。第一种材料最好是铜，第二种材料最好是铌。

9. 发明申请

WO2010126989A1 THIN-FILM CAPACITOR STRUCTURES EMBEDDED IN SEMICONDUCTOR PACKAGES AND METHODS OF MAKING 审中-公开
标题翻译：半导体封装中嵌入的薄膜电容器结构和制造方法
公开(公告)号：WO2010126989A1
公开(公告)日：2010-11-04
申请号：PCT/US2010/032737
申请日：2010-04-28
申请人： E. I. DU PONT DE NEMOURS AND COMPANY , GEORGIA TECH RESEARCH CORPORATION , MCGREGOR, David Ross , CHAN, Cheong-Wo Hunter , DELLIS, Lynne E. , LIU, Fuhan , NAIR, Deepukumar M. , SUNDARAM, Venkatesh
发明人： MCGREGOR, David Ross , CHAN, Cheong-Wo Hunter , DELLIS, Lynne E. , LIU, Fuhan , NAIR, Deepukumar M. , SUNDARAM, Venkatesh
IPC分类号： H05K1/16 , H05K3/46
CPC分类号： H05K1/162 , H05K3/025 , H05K3/4652 , H05K2201/0175 , H05K2201/0355 , H05K2201/09309 , H05K2201/09481 , H05K2201/09518 , H05K2201/09718 , H05K2201/09763 , H05K2201/10674 , H05K2203/1126
摘要： Provided are semiconductor packages comprising at least one thin-film capacitor attached to a printed wiring board core through build-up layers, wherein a first electrode of the thin-film capacitor comprises a thin nickel foil, a second electrode of the thin-film capacitor comprises a copper electrode, and a copper layer is formed on the nickel foil. The interconnections between the thin-film capacitor and the semiconductor device provide a low inductance path to transfer charge to and from the semiconductor device. Also provided are methods for fabricating such semiconductor packages.
摘要翻译：提供了包括通过堆积层附着到印刷线路板芯的至少一个薄膜电容器的半导体封装，其中薄膜电容器的第一电极包括薄镍箔，薄膜电容器的第二电极包括铜电极，并且在镍箔上形成铜层。薄膜电容器和半导体器件之间的互连提供了将电荷转移到半导体器件和从半导体器件传输电荷的低电感路径。还提供了制造这种半导体封装的方法。

10. 发明申请

WO2006101460A1 EMBEDDED CAPACITOR STRUCTURE 审中-公开
标题翻译：嵌入式电容器结构
公开(公告)号：WO2006101460A1
公开(公告)日：2006-09-28
申请号：PCT/SG2006/000070
申请日：2006-03-23
申请人： AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH , LU, Chee Wai , LOK, Boon Keng , CHUA, Kai Meng , WAI, Lai Lai
发明人： LU, Chee Wai , LOK, Boon Keng , CHUA, Kai Meng , WAI, Lai Lai
IPC分类号： H05K3/46 , H01L23/48 , H01G4/00 , H01L23/66
CPC分类号： H01G4/232 , H01G4/40 , H01L23/49822 , H01L23/50 , H01L2224/16 , H01L2224/16235 , H01L2924/00011 , H01L2924/00014 , H01L2924/01019 , H01L2924/01078 , H01L2924/09701 , H05K1/0231 , H05K1/162 , H05K1/185 , H05K3/429 , H05K2201/09718 , H05K2201/09763 , H01L2224/0401
摘要： An embedded capacitor structure (100) comprising a main body; at least one embedded capacitor (102, 104) having a first electrode (108), a dielectric layer, and a second electrode (118), formed in the main body; and at least one via electrical connection (110, 112) formed in the main body; wherein at least one of the first and second electrodes (108, 118) is free from direct electrical connection to the via electrical connections (110, 112).
摘要翻译：一种嵌入式电容器结构（100），包括主体; 至少一个嵌入式电容器（102,104），其具有形成在所述主体中的第一电极（108），电介质层和第二电极（118）和形成在主体中的至少一个通孔电连接（110,112）; 其中所述第一和第二电极（108,118）中的至少一个不与所述通孔电连接（110,112）直接电连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式