专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2019121122A1 FILTRE INTERPOLATEUR NUMERIQUE, DISPOSITIF DE CHANGEMENT DE RYTHME ET EQUIPEMENT DE RECEPTION CORRESPONDANTS 审中-公开
公开(公告)号：WO2019121122A1
公开(公告)日：2019-06-27
申请号：PCT/EP2018/084244
申请日：2018-12-10
申请人： B-COM
发明人： PAQUELET, Stéphane , ZEINEDDINE, Ali
IPC分类号： G06F17/17 , H04L7/00
CPC分类号： G06F17/17 , H04L7/0029
摘要： L'invention concerne un filtre interpolateur numérique délivrant une série d'échantillons de sortie approximant un signal x ( t ) à des instants d'échantillonnage de la forme ( n + d ) T s sur la base d'une série d'échantillons d'entrée du signal x(t ) pris à des instants d'échantillonnage de la forme nT s . Un tel filtre implémente une fonction de transfert dans le domaine transformé en Z, H c d ( Z -1 ), s' exprimant comme une combinaison linéaire entre : une première fonction de transfert H 1 d ( Z -1 ) représentant une interpolation polynomiale de type Lagrange des échantillons d'entrée implémentée selon une structure de Newton (100); et une deuxième fonction de transfert H 2 d ( Z -1 ) représentant une autre interpolation polynomiale des échantillons d'entrée implémentée selon une autre structure comprenant au moins la structure de Newton; la combinaison linéaire étant fonction d'au moins un paramètre de combinaison c réel.

2. 发明申请

WO2018045201A1 TIME SEQUENCED SPECTRAL STITCHING 审中-公开
标题翻译：时间序列光谱拼接
公开(公告)号：WO2018045201A1
公开(公告)日：2018-03-08
申请号：PCT/US2017/049671
申请日：2017-08-31
申请人： NATIONAL INSTRUMENTS CORPORATION
发明人： DARK, Stephen L. , WHITE, Christopher N.
IPC分类号： H04L25/02 , G01R23/16 , H03M1/12 , G01R13/02
CPC分类号： H04B1/10 , G01R13/0272 , G01R19/2509 , G01R27/28 , H03M1/122 , H04L7/0029 , H04L7/0041 , H04L7/0087 , H04L25/022 , H04L27/3827
摘要： Methods and systems are disclosed for using a single receiving device, such as a single VSA, to capture and digitize multiple time-domain acquisitions of a repeating signal at different center frequencies, to create a single time-domain waveform having a bandwidth greater than the real-time instantaneous bandwidth of the receiving device. Specifically, one or more signal processing paths may process the multiple digitized acquisitions of the repeating signal, either sequentially or in parallel, such that the processed acquisitions may be aggregated into a representation of one or more repetitions of the repeating signal.
摘要翻译：公开了使用单个接收设备（例如单个VSA）捕获并数字化处于不同中心频率的重复信号的多个时域采集的方法和系统，以创建单个时间 - 其具有比接收设备的实时瞬时带宽大的带宽。具体而言，一个或多个信号处理路径可以顺序地或并行地处理重复信号的多个数字化采集，使得处理后的采集可以被聚合成重复信号的一个或多个重复的表示。

3. 发明申请

WO2016203987A1 送信装置、受信装置、および通信システム、ならびに、信号送信方法、信号受信方法、および通信方法审中-公开
标题翻译：传输设备，接收设备，通信系统，信号传输方法，信号接收方法和通信方法
公开(公告)号：WO2016203987A1
公开(公告)日：2016-12-22
申请号：PCT/JP2016/066556
申请日：2016-06-03
申请人：ソニー株式会社
发明人：高橋　宏雄 , 松本　英之 , 林　宏暁 , 越坂　直弘
IPC分类号： H04L25/38 , H04L7/00 , H04L25/02
CPC分类号： H04L7/0025 , H04L7/00 , H04L7/0029 , H04L7/065 , H04L25/02 , H04L25/38
摘要：本開示の送信装置は、クロック信号をクロック信号線に出力するクロック信号送信回路と、データ信号をデータ信号線に出力するデータ信号送信回路と、データ信号のブランキング期間に同期して、クロック信号送信回路からクロック信号線に、クロック信号に代えて所定のブランキング信号が出力されるよう、クロック信号送信回路を制御するブランキング制御部とを備える。
摘要翻译：该发送装置设置有：时钟信号发送电路，其将时钟信号输出到时钟信号线; 将数据信号输出到数据信号线的数据信号发送电路; 以及消隐控制单元，其与数据信号的消隐期同步地控制时钟信号发送电路，使得将来自时钟信号发送电路的时钟信号输出到时钟信号线的预定消隐信号。

4. 发明申请

WO2016126603A1 HIGH SPEED DATA TRANSFER USING CALIBRATED, SINGLE-CLOCK SOURCE SYNCHRONOUS SERIALIZER-DESERIALIZER PROTOCOL 审中-公开
标题翻译：使用校准的单时钟源同步串行器 - DESERIALIZER协议的高速数据传输
公开(公告)号：WO2016126603A1
公开(公告)日：2016-08-11
申请号：PCT/US2016/015947
申请日：2016-02-01
申请人： TERADYNE, INC.
发明人： CONNER, George W.
IPC分类号： H04L7/00 , H04L7/033 , H04L25/02
CPC分类号： H04L7/0029 , G06F1/10 , H04L7/0041
摘要： An electronic system, comprising a first semiconductor device, a second semiconductor device, a clock circuit, and a plurality of independently adjustable calibration circuits connected in each of the plurality of serial data paths. The first semiconductor device may comprise a plurality of Serializer-Deserializer interfaces. The second semiconductor device may comprise a plurality of serial data interfaces coupled to the plurality of Serializer-Deserializer interfaces to provide a plurality of serial data paths between the first semiconductor device and the second semiconductor device. The plurality of Serializer-Deserializer interfaces and the plurality of serial data interfaces may be clocked from a clock signal derived from the clock circuit. The plurality of independently adjustable calibration circuits may be configured to compensate for timing differences across the plurality of serial data paths.
摘要翻译：一种电子系统，包括连接在多个串行数据路径中的每一个中的第一半导体器件，第二半导体器件，时钟电路和多个可独立调节的校准电路。第一半导体器件可以包括多个Serializer-Deserializer接口。第二半导体器件可以包括耦合到多个串行器 - 解串器接口的多个串行数据接口，以在第一半导体器件和第二半导体器件之间提供多个串行数据通路。多个串行器 - 解串器接口和多个串行数据接口可以从从时钟电路导出的时钟信号来计时。多个可独立调节的校准电路可以被配置为补偿跨越多个串行数据路径的定时差。

5. 发明申请

WO2015110155A1 RECEIVING METHOD AND RECEIVER FOR TIMING AND FREQUENCY OFFSET CORRECTION OF CONTINUOUS PHASE DEMODULATION IN SATELLITE-BASED AUTOMATIC IDENTIFICATION SYSTEMS 审中-公开
标题翻译：基于卫星自动识别系统的连续相位解调的时序和频率偏移校正方法与接收机
公开(公告)号：WO2015110155A1
公开(公告)日：2015-07-30
申请号：PCT/EP2014/051273
申请日：2014-01-22
申请人： ESA - EUROPEAN SPACE AGENCY
发明人： COLAVOLPE, Giulio , UGOLINI, Alessandro , FOGGI, Tommaso , LIZARRAGA, Juan , GINESI, Alberto , CIONI, Stefano
IPC分类号： H04L27/233
CPC分类号： H04L27/2275 , H03M13/09 , H03M13/096 , H03M13/1575 , H04B7/18513 , H04L1/0045 , H04L1/0052 , H04L1/0061 , H04L7/0029 , H04L7/007 , H04L27/0014 , H04L27/2332 , H04L2027/0028
摘要： The invention relates to a method for demodulating a received signal relating to a sequence of transmitted symbols that have been modulated by continuous phase modulation, the method comprising the steps of: normalizing samples of a sequence of samples generated from the received signal, to obtain a normalized sequence of samples, wherein an amplitude of each sample of the normalized sequence of samples has an absolute value equal to unity, estimating, on the basis of the normalized sequence of samples, a time offset and a frequency offset of the received signal, and using the estimated time offset and the estimated frequency offset for compensating the normalized sequence of samples for the time and frequency offsets, to obtain a compensated sequence of samples, and determining a sequence of symbols corresponding to the transmitted sequence of symbols on the basis of the compensated sequence of samples. The invention further relates to a receiver for demodulating a received signal relating to a sequence of transmitted symbols that have been modulated by continuous phase modulation.
摘要翻译：本发明涉及一种用于解调与通过连续相位调制调制的发射符号序列相关的接收信号的方法，该方法包括以下步骤：对从接收信号产生的采样序列的采样进行归一化，以获得归一化样本序列，其中样本的标准化序列的每个样本的幅度具有等于1的绝对值，基于归一化样本序列估计接收信号的时间偏移和频率偏移，以及使用估计的时间偏移和估计的频率偏移来补偿时间和频率偏移的标准化样本序列，以获得经补偿的采样序列，并且基于所发送的符号序列来确定对应于所发送的符号序列的符号序列补偿样本序列。本发明还涉及一种用于解调与通过连续相位调制调制的发射符号序列相关的接收信号的接收机。

6. 发明申请

WO2013183319A1 バースト信号の受信装置及び方法、ＰＯＮの局側装置、ＰＯＮシステム审中-公开
标题翻译：波士顿信号接收设备和方法，PON站点设备和PON系统
公开(公告)号：WO2013183319A1
公开(公告)日：2013-12-12
申请号：PCT/JP2013/052580
申请日：2013-02-05
申请人：住友電気工業株式会社
发明人：梅田　大助
IPC分类号： H04L7/10 , H04B10/272 , H04B10/69 , H04L25/03
CPC分类号： H04J14/08 , H03G3/3084 , H04B10/272 , H04B10/693 , H04L7/0029 , H04L7/0075 , H04L7/0087
摘要：　本発明は、同期区間とその後に続くデータ区間とを含むバースト信号を、複数の送信元から時分割で受信する受信装置２０に関する。この受信装置２０は、バースト信号を増幅する増幅部１０２，１１３と、増幅部１０２，１１３の出力信号からバースト信号の到来を検出する検出部１１６と、増幅部１０２，１１３の出力信号を所定の閾値と比較して二値信号を出力する比較部１０４と、同期区間中に受信機能を変更するタイミングを、検出部１１６が出力する検出時点に遅延時間Ｄａｉ，Ｄｂｉを加算して設定する制御部１０８を備える。制御部１０８は、その遅延時間Ｄａｉ，Ｄｂｉを複数に変更可能に構成されている。
摘要翻译：接收装置技术领域本发明涉及一种接收装置（20），其通过从多个发送源进行时分接收包括同步部分和后续数据部分的突发信号。接收装置（20）具有以下：放大突发信号的放大器（102,113）检测器（116），其从所述放大器（102,113）的输出信号检测突发信号的到达; 比较器（104），其将放大器（102,113）的输出信号与规定的阈值进行比较，并输出二进制信号; 以及控制器（108），其通过在所述检测器（116）输出的检测时间点处添加滞后时间（Dai，Dbi）来设定用于改变同步部分中的接收功能的定时。控制器（108）被配置为允许滞后时间（Dai，Dbi）被多次改变。

7. 发明申请

WO2013110336A1 INTERFERENCE ROBUST CLOCK RECOVERY 审中-公开
标题翻译：干扰强劲的时钟恢复
公开(公告)号：WO2013110336A1
公开(公告)日：2013-08-01
申请号：PCT/EP2012/051261
申请日：2012-01-26
申请人： TELEFONAKTIEBOLAGET L M ERICSSON (publ) , RYDSTRÖM, Mats , WEINHOLT, Dan
发明人： RYDSTRÖM, Mats , WEINHOLT, Dan
IPC分类号： H04L7/00 , H04L7/02 , H04L25/03
CPC分类号： H04L7/0004 , H04L7/0029 , H04L7/0062 , H04L7/0087 , H04L7/033 , H04L7/0335
摘要： The invention relates to a clock recovery device and method for establishing synchronization with a received communication signal. The invention is based on a two-state clock recovery mechanism. When in a first state, whenever the receiver is not synchronized, the clock recovery mechanism is handled by a Gardner detector coupled with interference suppression, while when in a second state, whenever the receiver is synchronized, the clock recovery mechanism is handled by an early-late detector, re-using loop filters and interfaces of the Gardner detector. In this way the clock recovery device may accurately synchronize even in cases with strong external interference.
摘要翻译：本发明涉及一种用于与所接收的通信信号建立同步的时钟恢复装置和方法。本发明基于双状态时钟恢复机制。当处于第一状态时，每当接收器不同步时，时钟恢复机制由与干扰抑制相结合的加纳尔检测器处理，而当处于第二状态时，每当接收机同步时，时钟恢复机制由早期处理 - 检测器，重新使用加德纳检测器的环路滤波器和接口。以这种方式，即使在强外部干扰的情况下，时钟恢复装置也可以精确地同步。

8. 发明申请

WO2012160105A9 APPARATUS FOR SYNCHRONIZING A DATA HANDOVER BETWEEN A FIRST CLOCK DOMAIN AND A SECOND CLOCK DOMAIN 审中-公开
标题翻译：用于同步第一时钟域和第二时钟域之间的数据切换的装置
公开(公告)号：WO2012160105A9
公开(公告)日：2013-03-28
申请号：PCT/EP2012059625
申请日：2012-05-23
申请人： INTEL MOBILE COMM GMBH , BAUERNFEIND THOMAS
发明人： BAUERNFEIND THOMAS
IPC分类号： H04L7/00
CPC分类号： H04L7/0012 , G06F1/10 , H04L7/0029
摘要： Embodiments of the present invention provide an apparatus for synchronizing a data handover between a first clock domain and a second clock domain. The apparatus includes a calculator, a synchronization pulse generator, a phase information provider and a feedback path. The calculator is clocked with a clock of the first clock domain and configured to provide synchronization pulse cycle duration information describing a temporal position of a synchronization pulse at a clock of the second clock domain. The synchronization pulse generator is clocked with the clock of the second clock domain and configured to generate the synchronization pulse such that the synchronization pulse is located at the temporal position described by the synchronization pulse cycle duration information. The phase information provider is clocked with the clock of the second clock domain and configured to provide a phase information describing a phase relation between the synchronization pulse and the clock of the first clock domain. The feedback path is configured for feeding back the phase information to the calculator. In addition, the calculator is configured to adjust the synchronization pulse cycle duration information based on the phase information.
摘要翻译：本发明的实施例提供了一种用于在第一时钟域和第二时钟域之间同步数据切换的装置。该装置包括计算器，同步脉冲发生器，相位信息提供器和反馈路径。计算器用第一时钟域的时钟计时，并且被配置为提供描述在第二时钟域的时钟处的同步脉冲的时间位置的同步脉冲周期持续时间信息。同步脉冲发生器用第二时钟域的时钟计时，并被配置为产生同步脉冲，使得同步脉冲位于由同步脉冲周期持续时间信息描述的时间位置。相位信息提供器用第二时钟域的时钟计时，并且被配置为提供描述同步脉冲和第一时钟域的时钟之间的相位关系的相位信息。反馈路径被配置为将相位信息反馈到计算器。此外，计算器被配置为基于相位信息来调整同步脉冲周期持续时间信息。

9. 发明申请

WO2011113025A3 ADJUSTABLE SAMPLING RATE CONVERTER 审中-公开
标题翻译：可调采样率转换器
公开(公告)号：WO2011113025A3
公开(公告)日：2011-11-10
申请号：PCT/US2011028228
申请日：2011-03-11
申请人： QUALCOMM INC , WANG SONG , BALATSOS ARIS
发明人： WANG SONG , BALATSOS ARIS
IPC分类号： H04L7/00 , H04L25/05
CPC分类号： H04L7/0029 , H04L25/068
摘要： Techniques of this disclosure provide for adjustment of a conversion rate of a sampling rate converter (SRC) in real-time. The SRC determines relative timing of generated output samples based on non-approximated integer components that are recursively updated. The SRC may further base relative timing of output samples on a value of one or more step size components associated with the integer components. Also according to techniques of this disclosure, a conversion rate of an SRC may be adjusted in real-time based on a detected mismatch between a source clock of a digital input signal and a local clock.
摘要翻译：本公开的技术提供实时调整采样率转换器（SRC）的转换率。 SRC根据递归更新的非近似整数分量确定生成的输出采样的相对时序。 SRC可以进一步将输出样本的相对定时基于与整数分量相关联的一个或多个步长分量的值。同样根据本公开的技术，可基于检测到的数字输入信号的源时钟和本地时钟之间的失配来实时调整SRC的转换速率。

10. 发明申请

WO2011095500A1 CLOCK RECOVERY METHOD AND CLOCK RECOVERY ARRANGEMENT FOR COHERENT POLARISATION MULTIPLEX RECEIVERS 审中-公开
标题翻译：时钟收敛方法和时钟恢复方案
公开(公告)号：WO2011095500A1
公开(公告)日：2011-08-11
申请号：PCT/EP2011/051441
申请日：2011-02-02
申请人： NOKIA SIEMENS NETWORKS GMBH & CO. KG , BIANCIOTTO, Alessandro , SPINNLER, Bernhard , NAPOLI, Antonio , HEBEBRAND, Christina
发明人： BIANCIOTTO, Alessandro , SPINNLER, Bernhard , NAPOLI, Antonio , HEBEBRAND, Christina
IPC分类号： H04J14/06
CPC分类号： H04J14/06 , H04B10/614 , H04B10/6161 , H04B10/6165 , H04L7/0029 , H04L7/0075 , H04L7/0079 , H04L7/0331
摘要： Component signal values (XI, XQ; YI, YQ) are derived from component signals (xi, xq, yi, yq) and fed to least one fixed equaliser (EQU) which generates equalizer output signals (X IE , X QE , Y IE, Y QE ). These signals are fed to phase error detectors (PD3, PD4) generating phase error signals (X PE3, Y PE4 ). These phase error signals (X PEi, ) are combined with further phase error signals (X PE1, Y PE2 ) derived by further error detectors (PD1, PD2) receiving signal values from further equalizers and/or the component signal values (XI, XO; YI, YQ) directly from sample units (15, 16).
摘要翻译：分量信号值（XI，XQ; YI，YQ）从分量信号（xi，xq，yi，yq）导出，并被馈送到产生均衡器输出信号（XIE，XQE，YIE，YQE）的至少一个固定均衡器（EQU）。这些信号被馈送到产生相位误差信号（XPE3，YPE4）的相位误差检测器（PD3，PD4）。这些相位误差信号（XPEi）与进一步的误差检测器（PD1，PD2）从进一步的均衡器和/或分量信号值（XI，XO，YI，...）接收信号值导出的另外的相位误差信号（XPE1，YPE2） YQ）直接从样本单位（15,16）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式