专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2018144178A1 DATA CONVERTERS FOR MITIGATING TIME-INTERLEAVED ARTIFACTS 审中-公开
公开(公告)号：WO2018144178A1
公开(公告)日：2018-08-09
申请号：PCT/US2018/012417
申请日：2018-01-04
申请人： QUALCOMM INCORPORATED
发明人： LIU, Edward Wai, Yeung
IPC分类号： H03M1/10 , H03M1/06 , H03M1/12
CPC分类号： H03M1/34 , H03M1/066 , H03M1/0836 , H03M1/1004 , H03M1/1042 , H03M1/1061 , H03M1/1215 , H04B17/101
摘要： A data converter includes multiple subunits to convert an input such as a radio frequency (RF) signal. The subunits are selected to sample the input in an order that varies over time. Two or more subunits are enabled at the same time. The selected subunits are configured to convert the input from an analog signal to a digital signal or vice versa.

2. 发明申请

WO2016203522A1 逐次比較型Ａ／Ｄ変換装置审中-公开
标题翻译：连续逼近A / D转换器
公开(公告)号：WO2016203522A1
公开(公告)日：2016-12-22
申请号：PCT/JP2015/067173
申请日：2015-06-15
申请人：オリンパス株式会社
发明人：平出　修三
IPC分类号： H03M1/38 , H03M1/10 , H03M1/26
CPC分类号： H03M1/38 , H01G4/002 , H03M1/1004 , H03M1/1061 , H03M1/1095 , H03M1/26 , H03M1/468
摘要：容量回路の容量が変動しても、デジタル信号のフルスケールレンジを確保することができる逐次比較型Ａ／Ｄ変換回路を提供する。逐次比較型Ａ／Ｄ変換装置は、差動入力信号を構成する１対のアナログ信号をサンプリングするサンプリング回路（１１０）と、減衰容量部（ＣＨＰ,ＣＨＮ）およびバイナリ容量部（Ｃ０Ｐ～Ｃ７Ｐ，Ｃ０Ｎ～Ｃ７Ｎ）を有し、前記減衰容量部（ＣＨＰ,ＣＨＮ）およびバイナリ容量部（Ｃ０Ｐ～Ｃ７Ｐ，Ｃ０Ｎ～Ｃ７Ｎ）を介して前記１対のアナログ信号に基準信号の信号レベルを反映させることにより１対の電圧信号を発生させる容量回路（１２１）とを備える。前記減衰容量部（ＣＨＰ,ＣＨＮ）は、前記サンプリングされたアナログ信号が保持される信号ノードと所定電位ノードとの間に接続された固定容量部と、前記固定容量部と並列接続された可変容量部とを備える。
摘要翻译：提供了即使电容电路的电容值发生变化，也能够确保数字信号的满量程范围的逐次逼近A / D转换器。逐次逼近A / D转换器具有：采样电路（110），其对形成差分输入信号的一对模拟信号进行采样; 以及包括衰减容量单元（CHP，CHN）和二进制电容单元（C0P-C7P，C0N-C7N）的电容电路（121），并且经由衰减容量将参考信号的信号电平反映到该对模拟信号对单元（CHP，CHN）和二进制电容单元（C0P-C7P，C0N-C7N），从而产生一对电压信号。衰减容量单元（CHP，CHN）各自包括连接在预定电位节点和保持采样模拟信号的信号节点之间的固定容量部分，以及与固定容量部分并联连接的可变容量部分。

3. 发明申请

WO2010042051A1 ANALOG-TO-DIGITAL CONVERTER 审中-公开
标题翻译：模拟数字转换器
公开(公告)号：WO2010042051A1
公开(公告)日：2010-04-15
申请号：PCT/SE2009/051138
申请日：2009-10-09
申请人： ZORAN CORPORATION , Zoran Sweden AB , WIKNER, Jacob
发明人： WIKNER, Jacob
IPC分类号： H03M1/46 , H03M1/12
CPC分类号： H03M1/1023 , H03M1/0682 , H03M1/1004 , H03M1/1215 , H03M1/46 , H03M1/682 , H03M1/765
摘要： A parallel successive-approximation analog-to-digital converter (PSA-ADC, 10) comprises a reference-voltage generation unit and a plurality of sub ADCs, (ADC- 1,…, ADC-M) arranged for successive-approximation operation in a time-interleaved manner. Each sub ADC (ADC-1,…, ADC-M) comprises a reference-voltage selection unit (45, 45’) for selecting a reference voltage generated by the reference-voltage generation unit (35, 35’) based on a digital number X SA stored in a successive- approximation register (SAR, 70) of the sub ADC (ADC-1,…, ADC-M) and forwarding the selected reference voltage to a comparator arrangement of the sub ADC (ADC-1,…, ADC-M). The reference-voltage selection unit (45, 45’) comprises a first and a second switch layer. The first switch layer comprises a plurality of switch groups, wherein each switch group comprises a plurality of switch devices (120-0,…, 120-15), each operatively connected to a unique output terminals (40-0,…, 40-n) of the reference- voltage generation unit (35, 35’) with a first terminal and to a common node (125a-d) of the switch group with a second terminal. The second switch layer comprises a switch device (130a, 135a, 140a, 145a) operatively connected between the common node (125a-d) of each switch group and the first output terminal (55a, 55’a) of the reference- voltage selection unit (45, 45’) and a switch device (130b, 135b, 140b, 145b) operatively connected between the common node (125a-d) of each switch group and the second output terminal (55b, 55’b) of the reference-voltage selection unit (45, 45’). A control unit (60, 60’) of each sub ADC is arranged to generate control signals for the switch devices in the reference-voltage selection unit (45, 45’) of the sub ADC(ADC- 1,…, ADC-M) based on the digital number X SA in the SAR (70) of the sub ADC (ADC- 1,…, ADC-M).
摘要翻译：并行逐次逼近模数转换器（PSA-ADC，10）包括一个参考电压产生单元和多个子ADC（ADC-1，ADC-M），用于在时间交错的方式。每个子ADC（ADC-1，ADC-M）包括用于基于数字数字（35,35'）选择基准电压产生单元（35,35'）产生的参考电压的参考电压选择单元（45,45'） X SA存储在子ADC（ADC-1，ADC-M）的逐次逼近寄存器（SAR，70）中，并将选定的参考电压转发到子ADC的ADC比较器（ADC-1，ADC- M）。参考电压选择单元（45,45'）包括第一和第二开关层。第一开关层包括多个开关组，其中每个开关组包括多个开关装置（120-0,120-15），每个开关装置可操作地连接到唯一的输出端子（40-0，...，40-n）的参考电压产生单元（35,35'）与第一端子和具有第二端子的开关组的公共节点（125a-d）连接。第二开关层包括可操作地连接在每个开关组的公共节点（125a-d）和基准电压选择的第一输出端子（55a，55'a）之间的开关装置（130a，135a，140a，145a）单元（45,45'）和可操作地连接在每个开关组的公共节点（125a-d）和参考的第二输出端子（55b，55'b）之间的开关装置（130b，135b，140b，145b） - 电压选择单元（45,45'）。每个子ADC的控制单元（60,60'）被布置成产生用于子ADC（ADC-1，ADC-M）的参考电压选择单元（45,45'）中的开关器件的控制信号，基于子ADC（70）中的数字数字X SA（ADC-1，ADC-M）。

4. 发明申请

WO2008042202A3 ADAPTIVE SELF-LINEARIZATION 审中-公开
标题翻译：自适应自我线性化
公开(公告)号：WO2008042202A3
公开(公告)日：2008-06-19
申请号：PCT/US2007020820
申请日：2007-09-27
申请人： OPTICHRON INC
发明人： BATRUNI ROY G
IPC分类号： H03F1/26
CPC分类号： H03H21/0012 , H03F1/32 , H03H2021/0041 , H03H2021/0083 , H03M1/0614 , H03M1/1004 , H03M1/1042 , H03M1/12 , H04L25/0224 , H04L25/03019 , H04L25/03082
摘要： A method of signal processing includes receiving an unknown signal that includes a distorted component and an undistorted component, and performing self-linearization based at least in part on the unknown signal to obtain an output signal that is substantially undistorted, wherein performing self-linearization includes adaptively generating a replica distortion signal that is substantially similar to the distorted component, and subtracting the replica distortion signal from the unknown signal to obtain the output signal. A digital signal processing system includes an input terminal configured to receive an unknown signal that includes an undistorted component and a distorted component, and an adaptive self-linearization module coupled to the input terminal, configured to perform self-linearization based on the unknown signal to obtain an output signal that is substantially undistorted, wherein the adaptive self-linearization module is configured to adaptively generate a replica distortion signal that is substantially similar to the distorted component, and the adaptive self-linearization module includes a combiner configured to subtract the replica distortion signal from the unknown signal to obtain the output signal. A method of signal processing includes receiving an unknown signal having a distorted component and an undistorted component, the distorted component and the undistorted component having a nonlinear relationship; and separating from the unknown signal a reference component and a target component. A signal processing system includes an input terminal configured to receive an unknown signal having a distorted component and an undistorted component, the distorted component and the undistorted component having a nonlinear relationship; and a separation block coupled to the input terminal, configured to separate from the unknown signal a reference component and a target component.
摘要翻译：信号处理的方法包括接收包括失真分量和未失真分量的未知信号，并且至少部分地基于未知信号执行自线性化以获得基本上未失真的输出信号，其中执行自线性化包括自适应地生成与失真分量基本相似的复制失真信号，并从未知信号中减去复制失真信号以获得输出信号。数字信号处理系统包括：输入端子，被配置为接收包括未失真分量和失真分量的未知信号;以及自适应自动线性化模块，耦合到输入端子，被配置为基于未知信号执行自线性化，获得基本上未失真的输出信号，其中自适应自适应自适应模块被配置为自适应地生成与失真分量基本类似的复制失真信号，并且自适应自线性化模块包括组合器，该组合器被配置为将复制失真来自未知信号的信号以获得输出信号。信号处理的方法包括接收具有失真分量和未失真分量的未知信号，失真分量和未失真分量具有非线性关系; 并从未知信号中分离参考分量和目标分量。一种信号处理系统，包括：输入端子，被配置为接收具有失真分量和未失真分量的未知信号，所述失真分量和所述未失真分量具有非线性关系; 以及耦合到所述输入端的分离块，所述分离块被配置为从所述未知信号分离出参考分量和目标分量。

5. 发明申请

WO2007096920A1 MULTISTAGE ANALOG/DIGITAL CONVERTER AND METHOD FOR CALIBRATING SAID CONVERTER 审中-公开
标题翻译：多模式模拟/数字转换器和校准转换器的方法
公开(公告)号：WO2007096920A1
公开(公告)日：2007-08-30
申请号：PCT/IT2006/000117
申请日：2006-02-27
申请人： STMICROELECTRONICS S.r.l. , CESURA, Giovanni Antonio , MASSOLINI, Roberto Giampiero
发明人： CESURA, Giovanni Antonio , MASSOLINI, Roberto Giampiero
IPC分类号： H03M1/10 , H03M1/40 , H03M1/44 , H03M1/16
CPC分类号： H03M1/1061 , H03M1/1004 , H03M1/162 , H03M1/164 , H03M1/40 , H03M1/44
摘要： Multistage ADC (1) for converting in multi- step cycles, analogue samples (V] n) of an input signal (VIn) into digital codes (Dout) each cycle resolving at least one bit of digital code (Dout), the converter (1) including: - a generation block (3) of a pseudorandom sequence (Y' ts) to be summed to said analogue samples, obtaining a second sequence ( V+in) of analog samples; - conversion means (5) with controllable digital gain ( g ), receiving the second sequence (V+in) and outputting bits of said digital codes (Dout); - a feedback loop (2, 6, 7, 8) for performing said multi- step conversion cycles, with a loop gain (GLoop); - a digital calibration block (9) matching the digital gain ( g ) to the loop gain ( GLoop ); said second sequence (V+in) including predetermined samples with no contribution of said pseudorandom sequence (γ-ts); - a prediction block (10) to produce a digital estimation (Dout) of said input signal (Vin).
摘要翻译：多级ADC（1）用于将多个输入信号（VIn）的多步循环的模拟样本（V] n）转换为数字代码（Dout），每个周期分解至少一位数字代码（Dout），转换器 1）包括： - 要与所述模拟样本求和的伪随机序列（Y'ts）的生成块（3），获得模拟样本的第二序列（V + in）; - 具有可控数字增益（g）的转换装置（5），接收第二序列（V + in）并输出所述数字码（Dout）的位; - 用于通过循环增益（GLoop）执行所述多级转换循环的反馈回路（2,6,7,8）; - 将数字增益（g）与环路增益（GLoop）匹配的数字校准块（9）; 所述第二序列（V + in）包括没有所述伪随机序列（α-ts）的贡献的预定样本; - 产生所述输入信号（Vin）的数字估计（Dout）的预测块（10）。

6. 发明申请

WO2007092067A2 HIGH-SPEED RECEIVER ARCHITECTURE 审中-公开
标题翻译：高速接收机架构
公开(公告)号：WO2007092067A2
公开(公告)日：2007-08-16
申请号：PCT/US2006/044679
申请日：2006-11-15
申请人： CLARIPHY COMMUNICATIONS, INC. , AGAZZI, Oscar, Ernesto , CRIVELLI, Diego, Ernesto , CARRER, Hugo, Santiago , HUEDA, Mario, Rafael , LUNA, German Cesar, Augusto , GRACE, Carl
发明人： AGAZZI, Oscar, Ernesto , CRIVELLI, Diego, Ernesto , CARRER, Hugo, Santiago , HUEDA, Mario, Rafael , LUNA, German Cesar, Augusto , GRACE, Carl
CPC分类号： H04L25/03038 , H03M1/0626 , H03M1/1004 , H03M1/1215 , H03M1/44 , H04B10/6971 , H04L1/0054 , H04L1/0071 , H04L1/06 , H04L25/0204 , H04L25/025 , H04L25/03057 , H04L25/03184 , H04L25/03292 , H04L2025/03356 , H04L2025/03426 , H04L2025/03477 , H04L2025/03617
摘要： A receiver (e.g., for a 1OG fiber communications link) includes an interleaved ADC coupled to a multi-channel equalizer that can provide different equalization for different ADC channels within the interleaved ADC. That is, the multi-channel equalizer can compensate for channel-dependent impairments. In one approach, the multi-channel equalizer is a feedforward equalizer (FFE) coupled to a Viterbi decoder, for example a sliding block Viterbi decoder (SBVD); and the FFE and/or the channel estimator for the Viterbi decoder are adapted using the LMS algorithm.
摘要翻译：接收机（例如，用于10G光纤通信链路）包括耦合到多信道均衡器的交错ADC，其可以为交错ADC内的不同ADC信道提供不同的均衡。也就是说，多通道均衡器可以补偿信道相关的损伤。在一种方法中，多信道均衡器是耦合到维特比解码器（例如滑块维特比解码器（SBVD））的前馈均衡器（FFE）; 并且使用LMS算法适配维特比解码器的FFE和/或信道估计器。

7. 发明申请

WO2006095012A1 ZWEI-KANAL-VERFAHREN ZUM STÄNDIGEN ERMITTELN ZUMINDEST EINES AUSGANGSSIGNALS AUS SICH ÄNDERNDEN EINGANGSSIGNALEN 审中-公开
标题翻译：双信道的方法来确定常设至少一个输出信号更改INPUT SIGNALS
公开(公告)号：WO2006095012A1
公开(公告)日：2006-09-14
申请号：PCT/EP2006/060604
申请日：2006-03-09
申请人： SIEMENS AKTIENGESELLSCHAFT , SCHWESIG, Günter , KUHN, Andreas
发明人： SCHWESIG, Günter , KUHN, Andreas
IPC分类号： G01D5/245
CPC分类号： H03M1/1004 , G01D5/24461 , H03M1/1071 , H03M1/303
摘要： Bei einem Zwei-Kanal-Verfahren zum Ermitteln zumindest eines Ausgangssignals aus sich ändernden Eingangssignalen, welche von einem Geber herrühren, sind zwei voneinander unabhängige Kanäle bereitgestellt. Die Eingangssignale werden abwechselnd diesen Kanälen zugeführt, wobei ein Multiplexer (20) zum Umschalten zwischen den Kanälen dient. Ein Mikroprozessor (16-1) in einem der Kanäle stellt Testeingangssignale bereit, welche dem Kanal zugeführt werden, an dem die sich ändernden Eingangssignale gegenwärtig nicht anliegen. Entsprechend gibt dieser Kanal Ausgangssignale aus, welche mit einem Erwartungswert verglichen werden, um zu prüfen, ob dieser Kanal korrekt arbeitet. Gleichzeitig dient der andere Kanal zur Herstellung des Ausgangssignals. Anschließend wird von dem Multiplexer (20) aufgrund eines Steuersignals (22) umgeschaltet.
摘要翻译：在用于从改变从发射机始发的输入信号确定至少一个输出信号的两信道的方法中，提供了两个独立的通道。输入信号被交替地提供给这些信道，一个多路复用器（20）被用于在信道之间切换。在通道中的一个微处理器（16-1）提供了被提供给信道，其目前不施加变化的输入信号的测试输入信号。根据该信道输出的输出信号，这些信号与期待值比较，以检查该信道是否正确操作。同时，其他的信道被用来产生输出信号。随后，来自多路转换器（20）被切换到的控制信号（22）。

8. 发明申请

WO02019530A1 A/D CONVERTER CALIBRATION 审中-公开
标题翻译： A / D转换器校准
公开(公告)号：WO02019530A1
公开(公告)日：2002-03-07
申请号：PCT/SE2001/001802
申请日：2001-08-24
IPC分类号： H03M1/10 , H03M1/12
CPC分类号： H03M1/1004 , H03M1/12
摘要： An A/D converter calibration apparatus of the "skip-and-fill" type includes a set of operating condition parameter sensors (100) for detecting the current operating conditions, which are represented by parameters x1,..., xN. The measured parameter are forwarded to an operating conditions change detector (102), which calculates a change measure and determines whether this measure exceeds or falls below a predetermined change threshold. A calibration control signal CTRL_SKP_RT is passed to a calibration control unit (104), which sets the background calibration skip rate to a high value if the measure exceeds the threshold an to a low value if it does not exceed the threshold.
摘要翻译： “跳过和填充”型的A / D转换器校准装置包括用于检测由参数x1，...，xN表示的当前操作条件的一组操作条件参数传感器（100）。测量的参数被转发到操作条件变化检测器（102），该检测器计算改变量度并确定该测量值是否超过或低于预定的变化阈值。校准控制信号CTRL_SKP_RT被传递到校准控制单元（104），如果该测量值超过阈值，如果测量值超过阈值则将背景校准跳过率设置为高值。

9. 发明申请

WO2013174490A1 ANALOGSIGNAL-EINGANGSSCHALTUNG MIT EINER ANZAHL VON ANALOGSIGNAL-ERFASSUNGSKANÄLEN 审中-公开
标题翻译：采用模拟量采集通道数量的模拟信号输入电路
公开(公告)号：WO2013174490A1
公开(公告)日：2013-11-28
申请号：PCT/EP2013/001443
申请日：2013-05-16
申请人： PHOENIX CONTACT GMBH & CO. KG
发明人： OSTER, Viktor , LOHRE, Hubertus
IPC分类号： H03M1/10 , H03M1/12
CPC分类号： G01R31/02 , H03M1/1004 , H03M1/12
摘要： Die Erfindung betrifft eine Analogsignal-Eingangsschaltung mit einer ersten Anzahl von Analogsignal- Erfassungskanälen (100) und zumindest einer Diagnoseschaltung (130), wobei jeder Analogsignal- Erfassungskanal jeweils dritte Anzahl von Analogsignal- Erfassungsschaltungen (110, 120) und zumindest eine erste Verbindungsauswahlvorrichtung (115, 125) beherbergt, und jede Analogsignal-Erfassungsschaltung eine erste Anschlusseinrichtung und eine zweite Anschlusseinrichtung. Je Analogsignal-Erfassungskanal ist für die Erfassung von an analogen Signaleingängen aus einer zweiten Anzahl von analogen Signaleingängen anliegenden analogen EingangsSignalen und für die auf die erfassten analogen EingangsSignale ansprechende Ausgabe von AusgangsSignalen jeweils eine Analogsignal-Erfassungsschaltung für einen bestimmbaren Zeitraum wechselnd ausgewählt, nicht mit deren erster Anschlusseinrichtung mit einem analogen Signaleingang zur Erfassung eines analogen EingangsSignals verbunden sondern für Test- und/oder Diagnosezwecke verwendet zu werden, und alle bis auf diese eine der beherbergten Analogsignal-Erfassungsschaltungen für diesen bestimmten Zeitraum ausgewählt, mit deren ersten Anschlusseinrichtungen mit bestimmten analogen Signaleingängen zur Erfassung von analogen Eingangssignalen verbunden zu werden und ansprechend auf erfasste analoge EingangsSignale an deren zweiten Anschlusseinrichtungen als Ausgangssignale die AusgangsSignale des Analogsignal- Erfassungskanals auszugeben.
摘要翻译：本发明涉及一种具有第一多个模拟信号采集通道（100）和至少一个诊断电路（130），每个模拟信号的采集信道的每个第三数量的模拟信号检测电路（110，120）和至少一个第一连接选择装置输入的模拟信号电路（115 ，125）的房屋，和每个模拟信号检测电路包括一第一连接装置和第二连接装置。每个模拟信号检测通道在每种情况下，用于交替地选择用于模拟信号输入记录从模拟输入信号和输入信号提供给采样的模拟的相邻模拟信号输入的第二数目的对应输出的输出信号，而不是先用确定的周期的模拟信号检测电路的连接装置与用于检测模拟输入信号的模拟信号输入被连接但用于测试和/或诊断目的，并且所有但选择的一个携带的模拟信号检测电路，用于这一段时间的，与某些模拟信号输入端的第一连接装置，用于检测将被连接到模拟输入信号，并响应于感测到的模拟输入信号在第二端口装置作为输出信号模拟赫的输出信号构成信道输出。

10. 发明申请

WO2011118370A1 時間インターリーブ方式Ａ／Ｄ変換装置审中-公开
标题翻译：时间间隔方法A / D转换器件
公开(公告)号：WO2011118370A1
公开(公告)日：2011-09-29
申请号：PCT/JP2011/055175
申请日：2011-03-01
申请人：日本電気株式会社 , 吉田信秀 , 野口栄実
发明人：吉田　信秀 , 野口　栄実
IPC分类号： H03M1/12 , H03M1/10 , H04B10/02 , H04B10/18
CPC分类号： H03M1/1004 , H03M1/1038 , H03M1/1215
摘要：　時間インターリーブ方式Ａ/Ｄ変換装置として、Ａ/Ｄ変換回路をＮ個組み合わせて時間インターリーブ動作させる主信号用Ａ/Ｄ変換回路群と、入力アナログ信号と主信号用Ａ/Ｄ変換回路群に入力されるサンプリング信号の１／ｍ速度である１／ｍサンプリング信号とを受けて、入力アナログ信号に内在する伝送路の分散を抽出し、当該分散をデジタル信号補償に用いる分散補償コントロール信号として出力する補正信号生成部と、Ｎ列のデジタル信号を分散補償コントロール信号に基づいて、１つのデジタル信号に変換すると共に、変換したデジタル信号に含まれる分散を補償する信号処理部とを設ける。
摘要翻译：所公开的时间交错方法A / D转换装置具有主信号使用A / D转换电路组，用于组合N个A / D转换电路并使其产生时间交织操作; 校正信号生成单元，用于接收输入模拟信号和1 / m采样信号，其为输入到主信号用A / D转换电路组的采样信号的速度的1 / m，提取传输的方差输入模拟信号固有的路径，并将方差输出作为方差补偿控制信号用于数字信号补偿; 以及信号处理单元，用于根据方差补偿控制信号将N列数字信号转换为一个数字信号，并补偿转换的数字信号中包括的方差。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式