专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2011123877A1 VERFAHREN UND APPARAT ZUR FEHLERTOLERANTEN ZEITGESTEUERTEN ECHTZEITKOMMUNIKATION 审中-公开
标题翻译：容错时间的方法和设备控制的实时通信
公开(公告)号：WO2011123877A1
公开(公告)日：2011-10-13
申请号：PCT/AT2011/000167
申请日：2011-04-07
申请人： FTS COMPUTERTECHNIK GMBH , BAUER, Guenther , POLEDNA, Stefan , STEINER, Wilfried
发明人： BAUER, Guenther , POLEDNA, Stefan , STEINER, Wilfried
IPC分类号： H04L12/56 , H04J3/06 , G06F1/14
CPC分类号： G06F11/004 , G06F1/14 , H04J3/0688 , H04L49/1523 , H04L49/206 , H04L49/552
摘要： Die vorliegende Erfindung hat zum Ziel in einem fehlertoleranten Kommunikations System eines verteilten Echtzeitsystems eine fehlertolerante globale Zeit aufzubauen. Zu diesem Zweck wird eine fehlertolerante Nachrichtenvermittlungseinheit 200 vorgestellt, die aus vier unabhängigen Vermittlungseinheiten 211, 212, 213, 214 besteht. Diese vier unabhängigen Vermittlungseinheiten 211, 212, 213, 214 bauen gemeinsam eine fehlertolerante Zeit auf. Die Endsysteme 221, 222 werden über zwei unabhängige fail-silent Kommunikationskanäle 251, 252, 253, 254 an eine fehlertolerante Nachrichtenvermittlungseinheit 200 angebunden, so dass selbst bei Ausfall eines Teils der fehlertoleranten Vermittlungseinheit 200 oder eines Kommunikationskanals die Uhrensynchronisation und die Netzwerkverbindungen aufrecht bleiben.
摘要翻译：本发明具有建立在一个分布式实时系统，容错全局时间的容错通信系统的目标。为了这个目的，一个容错信息交换单元被呈现200，它由四个独立的开关单元211，212，213，第214 这四个独立的开关单元211，212，213，214共同建立一个容错的时间。端系统221，222是连接于一个容错信息交换单元200的两个独立故障沉默通信信道251，252，253，254，所以，即使在的容错切换单元200或通信信道，时钟同步和网络连接的一部分失败的情况下保持直立。

2. 发明申请

WO2009026597A1 METHOD FOR SWITCHING FROM A DISTRIBUTED PRINCIPLE TO A MASTER-SLAVE PRINCIPLE IN A NETWORK 审中-公开
标题翻译：从分布式原理切换到网络中的主从原理的方法
公开(公告)号：WO2009026597A1
公开(公告)日：2009-03-05
申请号：PCT/AT2007/000412
申请日：2007-08-28
申请人： TTTECH COMPUTERTECHNIK AKTIENGESELLSCHAFT , POLEDNA, Stefan , SCHWARZ, Martin , BAUER, Guenther , STEINER, Wilfried , HALL, Brendan , PAULITSCH, Michael
发明人： POLEDNA, Stefan , SCHWARZ, Martin , BAUER, Guenther , STEINER, Wilfried , HALL, Brendan , PAULITSCH, Michael
IPC分类号： H04L12/46 , H04L12/44 , H04L29/08
CPC分类号： H04L12/403 , H04J3/0638 , H04J3/0676 , H04L12/40026 , H04L12/44 , H04L12/46 , H04L67/28 , H04L67/2823 , H04L67/2828 , H04L2012/40241
摘要： A Method for switching from a distributed principle to a master-slave principle in a network, wherein the network is consisting of a number of end systems (202 - 207), and wherein the end systems (202 - 207) are capable of exchanging information in the form of messages, characterized in that at least one concentrator device (303) is provided in the network and wherein the at least one concentrator device (303) a) is capable of manipulating arbitrary messages of one or more protocol layers received of an end system (202 - 207) before relaying said message, with or without manipulation, to the end systems, and/or b) is capable of generating arbitrary messages of one or more protocol layers, which messages are relayed to the end systems (202 - 207), and wherein the messages relayed by the concentrator device (303) are used in the end systems (202 - 207) for realizing at least one system level function, for example for the synchronization of the local clocks. Furthermore, the invention relates to different devices such as the concentrator device and a network with such a concentrator device.
摘要翻译：一种用于在网络中从分布式原理切换到主从原理的方法，其中所述网络由多个终端系统（202-207）组成，并且其中所述终端系统（202-207）能够交换信息以消息的形式，其特征在于，在网络中提供至少一个集中器设备（303），并且其中所述至少一个集中器设备（303）a）能够操纵接收到的一个或多个协议层的任意消息在将所述消息（或不经过操纵）中继到终端系统之前，和/或b）能够生成一个或多个协议层的任意消息，哪些消息被中继到终端系统（202） - 207），并且其中在所述终端系统（202-207）中使用由所述集中器设备（303）中继的消息用于实现至少一个系统级功能，例如用于本地时钟的同步。此外，本发明涉及不同的设备，例如集中器设备和具有这种集中器设备的网络。

3. 发明申请

WO2009121087A1 VERFAHREN ZUR SICHEREN DYNAMISCHEN BANDBREITENALLOKATION IN TT-ETHERNET 审中-公开
标题翻译：的程序对TT以太网外汇动态带宽分配
公开(公告)号：WO2009121087A1
公开(公告)日：2009-10-08
申请号：PCT/AT2009/000130
申请日：2009-04-02
申请人： FTS COMPUTERTECHNIK GMBH , POLEDNA, Stefan
发明人： POLEDNA, Stefan
IPC分类号： H04L12/40
CPC分类号： H04L12/40136 , H04L12/413
摘要： Die Erfindung betrifft ein Kommunikationsverfahren zur Übertragung von TT-Ethernet Nachrichten in einem verteilten Echtzeitsystem, bestehend aus einer Vielzahl von Knotenrechnern (112, 122), wobei jeder Knotenrechner über mindestens einen Ethernetkontroller verfügt, der über eine Datenleitung (111, 121) mit einem dem Knotenrechner eindeutig zugeordneten Port eines TTE-Sternkopplers (110) direkt verbunden ist, und wobei mehrere TTE-Sternkoppler über eine oder mehrere Datenleitungen (131) untereinander direkt oder indirekt verbunden sind um ein TTE-Netzwerk zu bilden, wobei erfindungsgemäß ein TTE-Nachrichtenscheduler die konfliktfreien Zeitpläne für eine Anzahl von zeitgesteuerten Nachrichten dynamisch berechnet und den für jeden Knoten vorgesehenen Zeitplan mit dem geheimen Teil einer public-key Signatur signiert, bevor er diesen Zeitplan an den entsprechenden Knotenrechner sendet, und wobei jeder Knotenrechner den signierten periodischen Zeitplan, welcher in Form eines TTE-Message Headers (320) einer ETE Nachricht an den Knotenrechner gesendet wird, in jede dynamisch berechnete TTE-Nachricht einbaut, und wobei die TTE-Sternkoppler überprüfen, ob jede dynamisch berechnete TTE-Nachricht einen authentisch signierten Zeitplan enthält.
摘要翻译：本发明涉及一种通信方法，用于在分布式实时系统中发送TT以太网消息包括多个节点的计算机（112，122），每个节点计算机包括经由与所述数据线（111，121）至少一个以太网控制器节点计算机唯一地分配一个TTE星形耦合器（110）直接连接的端口，并且其中，经由一个或多个数据线（131）相互直接或间接连接，以形成一个TTE网络，根据本发明的一个TTE消息调度多个TTE星形耦合器计算动态无冲突时间表若干定时消息，并且发送该调度到合适的节点计算机之前签署所设想的用于与公共密钥签名的秘密一部分的每个节点日程，且其中每个节点计算机签名的周期调度，其在形式一个TTE-M 一个ETE消息到节点计算机essage报头（320）被发送，在每一个动态计算的TTE消息将被安装，并且其中，检查TTE星形耦合器的每个动态计算的TTE消息是否包含一个真实的签名时间表。

4. 发明申请

WO2009108978A1 VERFAHREN ZUR ERHÖHUNG DER ROBUSTHEIT VON COMPUTERSYSTEMEN SOWIE COMPUTERSYSTEM 审中-公开
标题翻译：法提高计算机系统和计算机系统的力量
公开(公告)号：WO2009108978A1
公开(公告)日：2009-09-11
申请号：PCT/AT2009/000086
申请日：2009-03-03
申请人： FTS COMPUTERTECHNIK GMBH , POLEDNA, Stefan
发明人： POLEDNA, Stefan
IPC分类号： G06F11/07 , G06F11/00
CPC分类号： G06F11/0751 , G06F11/1489 , G06F11/16
摘要： Die Erfindung betrifft ein Verfahren zur Erhöhung der Robustheit eines verteilten Computersystems, bestehend aus einer Vielzahl von Komponenten (110, 120, 130), wobei jede Komponente (110, 120, 130) über ein Kommunikationssystem (100) Nachrichten an die anderen Komponenten senden kann. Erfindungsgemäß ist zumindest eine der Komponenten (110, 120, 130) eine Verarbeitungskomponente (HO), und zumindest eine der Komponenten (110, 120, 130) ist eine Ground-State-Checking-Komponente (120), wobei die zumindest eine Verarbeitungskomponente (110) periodisch zu einem periodisch wiederkehrenden Restartzeitpunkt eine Ground-State (GS)-Nachricht, die einen unmittelbar vor dem Zeitpunkt des Sendens relevanten Ground-State der Verarbeitungskomponente (110) enthält, an die zumindest eine Ground-State-Checking-Komponente (120) sendet, und wobei die Ground-State-Checking-Komponente (120) die eintreffende Ground-State-Nachricht im Wertebereich und im Zeitbereich überprüft, und wobei im Falle einer Fehlererkennung in der Ground-State-Nachricht die Ground-State-Checking-Komponente (120) den Fehler im Ground-State korrigiert und vor dem nächsten Restartzeitpunkt den korrigierten Ground-State in einer korrigierten Ground-State-Nachricht an jene Verarbeitungskomponente (110), von welcher die fehlerbehaftete Ground-State-Nachricht stammte, sendet, und wobei nach Eintreffen der korrigierten GS-Nachricht bei der Verarbeitungskomponente (110) diese Verarbeitungskomponente (110) beim nächsten Restartzeitpunkt einen Restart unter Anwendung des in der korrigierten GS-Nachricht enthaltenen korrigierten Ground-States durchfuhrt.
摘要翻译：本发明涉及一种用于经由通信系统（100）可以将消息发送到其它组件增加由多个部件（110，120,130）中的一个分布式计算机系统的稳健性，每一个部件（110，120，130），根据本发明的组件中的至少一个（110,120，130）中的处理部件（HO），以及组件（110，120，130）中的至少一个是基态检查组件（120），其中所述至少一个处理部件（ 110）周期性地向一个周期性重复的重新启动时间的处理组件（110）到所述至少一个基态检查组件的传输基态的时间之前含有相关立即接地状态（GS）消息（120 ）发送，并且其中所述基态检查部件（120）检查在值范围和在时域中输入的基态消息，并且其中，在基态消息差错检测的情况下，接地状态Checking- 部件（120）校正的基态和在下次重新启动时间之前校正基态中的误差校正的基态消息welc的那些处理组件（110）前故障基态消息发起，发送，并且其中，接收在所述处理部件（110）时，重启的下一次重新启动时该处理部件（110）校正后的GS消息的使用包含在校正的GS信息校正后的地面后美国durchfuhrt。

5. 发明申请

WO2011044603A1 VERFAHREN ZUM AUSFÜHREN VON SICHERHEITS-RELEVANTEN UND NICHT-SICHERHEITS-RELEVANTEN SOFTWAREKOMPONENTEN AUF EINER HARDWAREPLATTFORM 审中-公开
标题翻译：具体实施方式安全相关和非安全相关的软件组件的硬件平台上
公开(公告)号：WO2011044603A1
公开(公告)日：2011-04-21
申请号：PCT/AT2010/000386
申请日：2010-10-12
申请人： FTS COMPUTERTECHNIK GMBH , WEICH, Carsten , POLEDNA, Stefan , SCHMIDT, Eric
发明人： WEICH, Carsten , POLEDNA, Stefan , SCHMIDT, Eric
IPC分类号： G06F21/00
CPC分类号： G06F21/74 , G06F2221/2105
摘要： Die Erfindung betrifft ein Verfahren zum Ausführen von sicherheits-relevanten und nicht-sicherheits-relevanten Softwarekomponenten (SAFET, STANT) auf einer Hardwareplattform, wobei die Hardwareplattform zumindest eine Recheneinheit (CPU) und zumindest einen Speicher (SPE) umfasst und wobei die zumindest eine nicht-sicherheits-relevante Softwarekomponente (STANT) zusammen mit der zumindest einen sicherheits-relevanten Softwarekomponente (SAFET) auf derselben Recheneinheit (CPU) ausgeführt werden, und wobei die Hardwareplattform eine Überwachungskomponente (MOD) umfasst oder mit dieser verbunden ist, und wobei diese Überwachungskomponente (MOD) unabhängig von dem zumindest einen Prozessor (CPU) der Hardwareplattform arbeitet. Erfindungsgemäß verfügt die Hardwareplattform über Schreibschutzmechanismen für zumindest einen Teil (SPE1, SPE2) des zumindest einen Speichers (SPE), wobei die sicherheits-relevante Softwarekomponente (SAFET) über vollen Schreibzugriff auf bestimmte Bereiche (SP1l - SPE4) oder auf den gesamten Speicher (SPE) verfügt, oder die sicherheits-relevante Softwarekomponente (SAFET) auf einen bestimmten Bereich des Speichers, welcher von einem für nicht-sicherheits-relevante Funktionen vorgesehenen Bereich des Speichers getrennt ist, Zugriff hat, und wobei die sicherheits-relevante Softwarekomponente (SAFET) vor der Ausführung der nicht-sicherheits-relevanten Softwarekomponente (STANT) einen Speicherschutz gegen einen Zugriff einer nicht-sicherheits-relevanten Funktion (STANT) auf zumindest einen Bereich (SPE1, SPE2) des Speichers der sicherheits-relevanten Funktion (SAFET) errichtet, sodass die nicht-sicherheits-relevante Softwarekomponente (STANT) nur in eingeschränkten Bereichen (SPE3, SPE4, SPE5) des Speichers (SPE) über Schreibzugriff verfügt und insbesondere über keinen der für sicherheits-relevante Komponenten abgetrennten Bereiche (SPE1, SPE2) des Speichers (SPE) Zugriff hat, und wobei nach der Rückkehr aus der nicht-sicherheits-relevanten Komponente (STANT) der Speicherschutz wieder heruntergefahren wird, und wobei die Überwachungskomponente (MOD) die sicherheits-relevante Funktion auf ihren ordnungsgemäßen Ablauf hin überwacht.
摘要翻译：本发明不涉及一种方法，用于在硬件平台上执行与安全性相关的和非安全相关的软件组件（SAFET，STANT），所述硬件平台包括至少一个处理单元（CPU）和至少一个存储器（SPE），并且其中所述至少一个 - 安全相关的软件组件一起使用相同的处理单元（CPU）（STANT），且其中所述硬件平台包括监控部件（MOD）上的所述至少一个安全相关的软件组件（SAFET）被执行或与其连接，并且其中所述监控组件（ MOD）的工作独立于硬件平台的至少一个处理器（CPU）的。根据本发明，上写保护机制的至少一个存储器（SPE），其中，所述安全相关的软件组件（SAFET）具有某些区域（SP1L - SPE4）全写访问中的至少一个部分（SPE1，SPE2）的硬件平台或整个存储器（SPE ）具有，或与安全有关的软件组件（SAFET）到所述存储器，其由预见用于存储器的非安全相关的功能区分开的特定区域，可以访问，并且其中前与安全相关的软件组件（SAFET）建立非安全相关的软件组件（STANT）由非安全相关功能与安全相关的功能（SAFET），这样的内存（STANT）上的至少一部分（SPE1，SPE2）对访问的内存保护的执行非安全相关软件构件（STANT）（仅在限制区域 SPE3，存储器的SPE4，SPE5）（SPE）具有写访问，并且尤其不具有分开的存储器的安全相关分量区（SPE1，SPE2）（SPE）可以访问，并且其中来自所述回流后非安全 - 存储器保护的相关组件（STANT）被再次关闭，并且其中，所述监控组件（MOD）监视有序流出安全性相关的功能。

6. 发明申请

WO2011003121A1 SYSTEM-ON-CHIP FEHLERERKENNUNG 审中-公开
标题翻译：系统级芯片故障检测
公开(公告)号：WO2011003121A1
公开(公告)日：2011-01-13
申请号：PCT/AT2010/000248
申请日：2010-07-07
申请人： FTS Computertechnik GmbH , POLEDNA, Stefan
发明人： POLEDNA, Stefan
IPC分类号： G06F11/00 , H04L12/56 , G06F15/78
CPC分类号： H04L49/555 , G06F11/004 , G06F11/184 , G06F11/2736 , G06F15/7825 , H04L49/109 , H04L49/552
摘要： Die Erfindung betrifft ein Verfahren zur Fehlererkennung in einem System-on-Chip (SoC) bestehend aus einer Anzahl von IP-Cores , wobei jedes IP-Core eine Fault-Containment Unit ist, und wo die IP-Cores über ein Network-on-Chip mittels Nachrichten miteinander kommunizieren und wobei ein ausgezeichnetes IP-Core einen TRM (Trusted Resource Monitor) realisiert, wobei eine fehlerhafte Steuerungsnachricht, die von einem nicht privilegierten IP-Core an ein anderes nicht privilegierten IP-Core gesendet wird, von einer (unabhängigen) Fault-Containment Unit erkannt und verworfen wird, so dass diese fehlerhafte Steuerungsnachricht keinen Ausfall des Nachrichtenempfängers verursachen kann.
摘要翻译：本发明涉及一种用于在一个系统级芯片（SoC）的故障检测包括多个IP核，每个IP核心是一个故障容纳单元，并且其中通过网络-ON-IP核心芯片通过消息来彼此，并且其中优异的IP核的TRM（可信资源监视器）来实现，由此其由非特权IP核心发送到另一个非特权IP核心的错误的控制消息的，（独立的）通信被识别故障容纳单元和丢弃，从而使这些错误的控制消息不能引起所述消息接收方的失败。

7. 发明申请

WO2007085028A1 ZEITGESTEUERTE SICHERE KOMMUNIKATION 审中-公开
标题翻译： TIMED保密通信
公开(公告)号：WO2007085028A1
公开(公告)日：2007-08-02
申请号：PCT/AT2006/000278
申请日：2006-06-30
申请人： FTS COMPUTERTECHNIK GMBH , KOPETZ, Hermann , POLEDNA, Stefan
发明人： KOPETZ, Hermann , POLEDNA, Stefan
IPC分类号： H04L12/56
CPC分类号： H04L47/10 , H04L12/4015 , H04L12/43 , H04L47/24
摘要： Die Erfindung betrifft ein Verfahren zur Übertragung von Nachrichten über ein zeitgesteuertes Kommunikatilconssystem (ZK) zwischen einer Anzahl von IP-Cores, wo jedes IP-core über ein informationsverarbeitendes Subsystem (IVS) und einen Netzwerkkontroller (NK) verfügt, wobei jeder NK über mindestens zwei Interfaces verfügt, ein Interface zu dem ZK und ein zweites Interface zu dem IVS, dadurch gekennzeichnet, dass zwischen privilegierten und nicht privilegierten Nachrichten des ZK unterschieden wird und wo die das ZK betreffenden Sendeparameter eines Ports eines NK, wie der periodisch wiederkehrende Sendezeitpunkt einer zeitgesteuerten Nachricht und die maximale Sendedauer nach jedem Sendezeitpunkt, ausschließlich von einer privilegierten Nachricht über das ZK oder direkt von einer privilegierten Instanz (privilegierter IP-Core) gesetzt werden können, und wo jeder NK, der eine Nachricht zu senden beabsichtigt, autonom exakt zum zeitlich nächsten gesetzten Sendezeitpunkt die Nachricht zu senden beginnt und den Sendevorgang spätestens nach Ablauf der zugewiesenen maximalen Sendedauer abbricht. Außerdem betrifft die Erfindung ein System-on-Chip (SoC) zum Durchführen eines solchen Verfahrens.
摘要翻译：本发明涉及一种用于数字IP核，在那里通过信息每个IP核心处理子系统（IVS），以及网络控制器（NC）之间在定时Kommunikatilconssystem（ZK）发送消息的方法，其中，每个NK在至少两个接口已经向CC和一个第二接口，所述IVS的接口，其特征在于，区分所述CC的特权和非特权信息和在相关一个NK的端口的ZK传输参数之间进行的，作为调度信息的周期性重复的传输时间和最大传输持续每个传输时间点之后，仅通过经由CC或直接从一个特权机构（特权IP核心）特权消息可被设置，并且其中，每个谁打算自主地完全相反的消息发送到所述时间下NK 中的Na的传输时间 chricht开始发送，并在所分配的最大传输持续时间期满后的最新取消传送操作。此外，本发明涉及一种系统级芯片（SoC），用于执行这样一种方法。

8. 发明申请

WO2015131214A1 VORRICHTUNG UND VERFAHREN ZUR VERTEILTEN ENTWICKLUNG VON PROZESSPROGRAMMEN EINES VERTEILTEN ECHTZEITSYSTEMS AUF EINER VERTEILTEN ENTWICKLUNGSHARDWARE 审中-公开
标题翻译： DEVICE AND METHOD FOR分布式工艺开发程序的分布式实时系统的分布式硬件开发
公开(公告)号：WO2015131214A1
公开(公告)日：2015-09-11
申请号：PCT/AT2015/050055
申请日：2015-03-03
申请人： FTS COMPUTERTECHNIK GMBH
发明人： POLEDNA, Stefan , KOPETZ, Hermann
IPC分类号： G05B17/00 , G06F9/44 , G06F9/48 , G05B19/18 , G06F11/36
CPC分类号： G06F8/10 , G06F9/4887
摘要： Die Erfindung betrifft eine Vorrichtung und ein Verfahren zur verteilten Entwicklung von Prozessprogrammen eines verteilten Echtzeitsystems, insbesondere eines umfangreichen verteilten Echtzeitsystems, auf einer verteilten Entwicklungshardware, wobei eine gegebene Aufgabenstellung in eine Vielzahl von parallel ablauffähigen Prozessen aufgeteilt ist, deren Abhängigkeiten in Form eines markierten Prozessgraphen dargestellt sind, und wobei für jeden Prozess eine funktionale Prozessspezifikation vorliegt, und wobei für die Ausführung von jedem Prozess eine Maximalanzahl von Instruktionen N WC vorgegeben ist. Es ist vorgesehen, dass für jeden Prozess eine maximale Prozessdauer d WCE auf der Zielhardware aus N WC /L ZH errechnet wird, wobei L ZH die Leistungsfähigkeit der Zielhardware (in Instruktionen/ Zeiteinheit) angibt, und aus UD = A/L C die Übertragungsdauer UD der Ausgabedaten A (gemessen in Bytes) von einem vorgelagerten Prozess zu einem nachgelagerten Prozess auf der Zielhardware errechnet wird, wobei L C die Leistungsfähigkeit des Kommunikationssystems in (Bytes/ Zeiteinheit) angibt, und wobei jeder Prozess des Prozessgraphen mit seiner Prozessdauer d WCE annotiert wird, und wobei jede Kante des Prozessgraphen mit der Übertragungsdauer UD auf der Zielhardware annotiert wird, und wobei, ausgehend von einem Anfangszeitpunkt eines Startknotens, den beispielsweise der Zeitpunkt t=0 zugewiesen ist, jeder Markierung des Prozessgraphen der Zeitpunkt zugewiesen wird, der sich durch Addition der Prozessdauern und Übertragungsdauern auf dem Pfad von dem Startknoten bis zu dieser Markierung ergibt, wobei im Falle, dass mehrere Pfade zur gleichen Markierung führen, der jeweils größte Zeitpunkt gewählt wird, und wobei die Entwicklung eines Prozessprogramms auf der Basis der funktionalen Prozessspezifikation und den aus dem Prozessgraphen ermittelten Zeitpunkten der Anfangs-Markierung und End-Markierung des Prozesses auf einem Entwicklungssystem unabhängig von der Entwicklung jedes anderen Prozessprogramms erfolgt.
摘要翻译：本发明涉及一种用于分布式实时系统的处理程序的分布式开发的装置和方法，特别是在硬件，其中给定的任务分为多个平行的可执行处理的的分布式开发了广泛的分布式实时系统，它们的依赖在标记过程曲线图的形式表示，并且其中功能性流程规范存在于每一个过程，并且其中的指令ñWC的最大数量是预定的每个进程的执行。可以设想，对于每个过程中，对选自N WC / L ZH目标硬件的最大处理时间d WCE被计算，其中L ZH指示目标硬件的性能（在指令/单位时间），并从UD = A / LC传输时间UD 计算的输出数据的从上游处理（以字节为单位），以在使用LC目标硬件下游过程表示的通信系统的在（字节/单位时间）的性能，并且其中所述过程图的每个过程都被注解为其处理时间d WCE，并且其中，所述过程图的每个边缘与所述传输时间注释的UD在目标硬件，并且其中，在启动时由起始节点的开始时间点分配，则0被分配，例如，时间t =，是通过将所获得的过程图的每个标记处理时间和传输时间从起始节点的路径上到这个马基和灰的结果，其中，在在同一标记引线的多个路径中，分别最大时间被选择，和一个处理程序的功能流程规范的基础上发展，并从处理图倍于初始标记和的末端标记确定过程的任何其他过程程序的性能的改进系统上进行而不管。

9. 发明申请

WO2013155548A1 VERFAHREN UND VORRICHTUNG ZUR KONSISTENTEN ÄNDERUNG DER ZEITPLÄNE IN EINER ZEITGESTEUERTEN VERMITTLUNG 审中-公开
标题翻译：方法和设备时间表以时间受控制的置放一致的改性
公开(公告)号：WO2013155548A1
公开(公告)日：2013-10-24
申请号：PCT/AT2013/050095
申请日：2013-04-19
申请人： FTS COMPUTERTECHNIK GMBH
发明人： POLEDNA, Stefan , ANGELOW, Harald , STEINER, Wilfried , SCHWARZ, Martin
IPC分类号： H04L12/417 , G06F11/00 , H04L12/40
CPC分类号： H04J3/0655 , G06F11/0709 , G06F11/0793 , G06F11/3006 , G06F11/3089 , H04J3/0641 , H04L49/254 , H04L49/557
摘要： Die Erfindung betrifft ein Verfahren zur dynamischen Änderung der Zeitpläne in einem zeitgesteuerten Switch zur Vermittlung von zeitgesteuerten Nachrichten in einem Echtzeitcomputersystem, wobei zu einem Zeitpunkt in einem Switch mindestens ein aktiver Zeitplan und zumindest ein neuer Zeitplan gespeichert sind, wobei zu einem festgelegten Umschaltzeitpunkt im aktiven Intervall einer sparse time base der aktive Zeitplan deaktiviert und ein neuer Zeitplan aktiviert wird.
摘要翻译：本发明涉及一种方法，用于动态地改变所述时间表中用于在实时计算机系统切换时间触发消息的时间控制开关，在一个开关的至少一个活动的调度和至少一个新的日程表被存储的时间，其特征在于，在所述有效间隔指定切换时间禁用有源时间表和一个新的调度的稀疏的时基被激活。

10. 发明申请

WO2016205841A1 VERFAHREN ZUM DEBUGGING VON SOFTWAREKOMPONENTEN IN EINEM VERTEILTEN ZEITGESTEUERTEN ECHTZEITSYSTEM 审中-公开
标题翻译：法软件组件的分布式实时调试实时控制系统
公开(公告)号：WO2016205841A1
公开(公告)日：2016-12-29
申请号：PCT/AT2016/050207
申请日：2016-06-16
申请人： FTS COMPUTERTECHNIK GMBH
发明人： KOPETZ, Hermann , POLEDNA, Stefan
IPC分类号： G06F9/44
CPC分类号： G06F11/362 , G06F8/70 , H04L67/10
摘要： Die Erfindung betrifft ein Verfahren zum Debugging von Software-Komponenten eines verteilten Echtzeitsoftwaresystems, wobei die Zielhardware Rechnerknoten umfasst und das Entwicklungssystem einen oder mehrere Computer umfasst. Es ist vorgesehen, dass ein erweitertes Entwicklungssystem gebildet wird, bei welchem erweiterten Entwicklungssystem die Rechnerknoten der Zielhardware mit den Computern des Entwicklungssystems über eine oder mehrere zeitgesteuerte Verteilereinheiten verbunden sind, wobei das erweiterte Entwicklungssystem eine sparse globale Zeit von bekannter Präzision hat, wobei die Rechnerknoten der Zielhardware mit den Computern des Entwicklungssystems über eine oder mehrere Verteilereinheiten Nachrichten austauschen, und wobei in einem Frame eine Softwarekomponente auf der Zielhardware und zeitlich parallel dazu im Entwicklungssystem mit den gleichen Eingabedaten versorgt und zur Ausführung gebracht werden, wobei die Aktivierungssignale zum Start der beiden Ausführungen der Softwarekomponente beim gleichen sparse Tick der globalen Zeit ausgelöst werden, und wobei die im Entwicklungssystem ausgeführte Softwarekomponente derart erweitert ist, dass während ihrer Exekution ausgewählte Zwischenergebnisse auf einen externen Datenspeicher geschrieben werden.
摘要翻译：本发明涉及用于调试分布式实时软件系统的软件组件，其中，所述目标硬件计算节点包括与显影系统包括一个或多个计算机的方法。可以设想，一个扩展开发系统形成，其中，所述扩展的开发系统中，目标硬件的计算机节点经由一个或更多个定时分配单元，其中，所述扩展的发展系统具有的已知精度的稀疏全局时间，其中，所述的计算机节点连接到开发系统的计算机目标硬件经由一个供给到显影系统的计算机或交换的多个分配单元的消息，并且其中，在一个帧上的目标硬件和时间上在与所述相同的输入数据的开发系统并行的软件组件和赞助商执行，为的两个实施例的开始触发信号在相同的疏勾选全局时间触发，并在开发系统执行的软件组件的软件组件扩展，使得其执行Zwische期间选择 nergebnisse被写入到外部数据存储器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式