专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2018225366A1 電子制御装置审中-公开
公开(公告)号：WO2018225366A1
公开(公告)日：2018-12-13
申请号：PCT/JP2018/014678
申请日：2018-04-06
申请人：日立オートモティブシステムズ株式会社
发明人：広津　鉄平 , 岩澤　寛 , 荒田　純之
IPC分类号： G06F1/12 , F02D45/00 , G06F1/14
CPC分类号： F02D45/00 , G06F1/12 , G06F1/14
摘要：車両を制御する電子制御装置において、複数のタイマを簡素な回路構成によって同期させることができる技術を提供する。本発明に係る電子制御装置は、同期信号によってリセットする第１タイマ値の最上位ビットとして第２タイマ値を連結し、前記第２タイマ値を前記同期信号によってカウントアップする。

2. 发明申请

WO2017136047A1 FRAME BASED CLOCK RATE ADJUSTMENT FOR PROCESSING UNIT 审中-公开
标题翻译：基于帧的时钟速率调整处理单元
公开(公告)号：WO2017136047A1
公开(公告)日：2017-08-10
申请号：PCT/US2016/066993
申请日：2016-12-15
申请人： QUALCOMM INCORPORATED
发明人： SHEN, Qiao , ZHAO, Song , FARAZMAND, Navid , METZ, Eduardus Antonius
IPC分类号： G06F1/32
CPC分类号： G06F1/08 , G06F1/14 , G06F1/324 , G06F1/3265 , G06T1/20 , Y02D10/126 , Y02D10/153 , Y02D50/20
摘要： Techniques are described in which a processor determines how busy a graphics processing unit (GPU) was in rendering a current fame based on a time interval between when the GPU completed the rendering of the current frame and when the GPU completed the rendering of a previous frame that immediately precedes the current frame. The processor sets a clock rate of the GPU based on the determination of how busy the GPU was in rendering the current frame.
摘要翻译：描述了这样的技术，其中处理器基于GPU完成当前帧的呈现和当GPU完成当前帧的呈现之间的时间间隔来确定图形处理单元（GPU）在呈现当前帧时呈现多忙 GPU完成了当前帧之前的前一帧的渲染。处理器基于确定GPU在渲染当前帧中的繁忙程度来设置GPU的时钟频率。

3. 发明申请

WO2017121446A1 PROCEDES ET DISPOSITIFS DE COMPTAGE D'UNE DUREE DE SERVICE POUR UN SIGNAL D'HORLOGE ETALE AINSI QUE DE DETERMINATION OU GENERATION D'UNE DUREE REELLE DE TEMPS 审中-公开
标题翻译：方法和设备计时服务为一体的信号时钟展和测定或产生现实生活中的时间
公开(公告)号：WO2017121446A1
公开(公告)日：2017-07-20
申请号：PCT/EP2016/002151
申请日：2016-12-21
申请人： CONTINENTAL AUTOMOTIVE FRANCE , CONTINENTAL AUTOMOTIVE GMBH
发明人： PASQUALETTO, Angelo
IPC分类号： G06F1/14 , G06F1/08
CPC分类号： G06F1/14 , G06F1/08 , H04B15/04
摘要： L'invention concerne un procédé de comptage d'une durée de service de mesure de temps sur un signal d'horloge comportant des transitions périodiques et de détermination d'une durée réelle (tmr) de mesure en fonction de la durée de service, le signal ayant subi un étalement de spectre selon un algorithme de variation périodique provoquant une modulation en fréquence des transitions d'horloge dudit signal et créant une différence entre durée réelle (tmr) et durée de service. Il est compté pendant des incréments de temps successifs au moins des temps de service pour le démarrage (t_d_s) et l'arrêt (t_a_s) et, à partir de ces temps, déterminé des temps réels pour le démarrage et pour l'arrêt (t_d, t_a) servant au calcul de la durée réelle de mesure (tmr) en fonction des paramètres de l'algorithme de variation. L'invention concerne aussi un procédé de compensation continue de l'erreur entre durées réelle et de service.
摘要翻译：
本发明涉及一种方法计数一个硬ée时代具有pé过渡期刊和硬ééřé它（TMR）的去终止上的时钟信号测量服务用于测量硬的DE的函数 E服务，该信号已经经历zontally上的pé变异算法E谱;定期使调制的时钟转变的FRéquence所述信号和CrDé蚂蚁一个diffé硬éêřDé之间EnCE的和她（TMR）和硬eacute; E服务。据统计é 至少服务时间增量é连续时间元素进行去启动（t_d_s）和ARR＆ecirc; T（t_a_s）和agrave; 从这个时间去完成＆eacute; 时间Ré埃尔斯用于去启动和对于ARR＆ecirc; T（t_d，T_A），用于计算所述硬ééřé它测量（TMR）作为参数＆egrave的函数;变异算法的TRES 。本发明还涉及一种方法补偿继续在硬eacute之间的误差; ES - [Ré她和服务

4. 发明申请

WO2017099861A1 TIMEBASE SYNCHRONIZATION 审中-公开
标题翻译：时基同步
公开(公告)号：WO2017099861A1
公开(公告)日：2017-06-15
申请号：PCT/US2016/051967
申请日：2016-09-15
申请人： APPLE INC.
发明人： YU, Shu-Yi , MACHNICKI, Erik P. , HERBECK, Gilbert H. , KATTEL, Kiran B. , GULATI, Manu
IPC分类号： G06F1/12 , G06F1/14
CPC分类号： G06F1/12 , G06F1/14
摘要： In an embodiment, an integrated circuit such as an SOC (or even a discrete chip system) includes one or more local timebases in various locations. The timebases may be incremented based on a high frequency local clock that may be subject to variation during use due. Periodically, based on a lower frequency clock that is subject to less variation, the local timebases may be synchronized to the correct time, using hardware circuitry. In particular, the correct timebase value for the next synchronization may be transmitted to each local timebase, and the control circuit for the local timebase may be configured to saturate the local timebase at the correct value if the local timebase reaches the correct value before the synchronization occurs. Similarly, if the synchronization occurs and the local timebase has not reached the correct value, the control circuit may be configured to load the correct timebase value.
摘要翻译：在一个实施例中，诸如SOC（或者甚至是分立芯片系统）的集成电路在各个位置包括一个或多个本地时基。时基可以基于在使用期间可能经历变化的高频本地时钟而增加。周期性地，基于变化较小的较低频率的时钟，可以使用硬件电路将本地时基同步到正确的时间。特别地，如果在同步之前本地时基达到正确值，则可以将用于下一同步的正确时基值传送给每个本地时基，并且可以将用于本地时基的控制电路配置为使本地时基饱和为正确的值发生。类似地，如果发生同步并且本地时基尚未达到正确值，则可以将控制电路配置为加载正确的时基值。

5. 发明申请

WO2016178720A1 BIOS SYSTEM WITH SIMULATED CMOS 审中-公开
标题翻译：具有模拟CMOS的BIOS系统
公开(公告)号：WO2016178720A1
公开(公告)日：2016-11-10
申请号：PCT/US2016/013335
申请日：2016-01-14
申请人： ELBIT SYSTEMS OF AMERICA, LLC
发明人： GRANDIN, Keith
IPC分类号： G06F9/44 , G06F12/02 , G06F11/14
CPC分类号： G06F9/4401 , G06F1/14 , G06F3/0614 , G06F3/0632 , G06F3/0688
摘要： A system. The system includes a BIOS system comprising a first memory device configured to store data associated with a computer system, wherein the first memory device is a non-volatile random-access memory device. The system further includes a second non-volatile memory device configured to store a set of instructions for execution by a processor during initialization of the computer system. The set of instructions comprises at least one instruction configured to read a data value stored in the first memory device.
摘要翻译：一个系统。该系统包括BIOS系统，其包括被配置为存储与计算机系统相关联的数据的第一存储器设备，其中第一存储器设备是非易失性随机存取存储器设备。该系统还包括第二非易失性存储器设备，其被配置为存储用于在计算机系统的初始化期间由处理器执行的指令集。所述指令集包括被配置为读取存储在所述第一存储器装置中的数据值的至少一个指令。

6. 发明申请

WO2016117102A1 計算機システム审中-公开
标题翻译：电脑系统
公开(公告)号：WO2016117102A1
公开(公告)日：2016-07-28
申请号：PCT/JP2015/051753
申请日：2015-01-23
申请人：株式会社日立製作所
发明人：下沢　拓 , 河合　英宏 , 峯　博史 , 大島　訓
IPC分类号： G06F1/14 , G06F13/00
CPC分类号： G06F1/14 , G06F13/00 , G06F13/24
摘要：　本発明の解決しようとする課題は、計算機システムにおいて、タイマアクセスで発生する「待ち」時間による処理遅延を軽減することにある。　本発明においては、アプリケーションを実行するCPUコア(以下、処理コアと呼ぶ) とは別のCPUコアあるいはDMA装置を用い、常に最新のタイマ値をタイマデバイスから主記憶装置上に値を転写する。処理コアはタイマデバイスのレジスタにアクセスする代わりに、転写された主記憶装置上の値を読み取ることで、タイマデバイスのタイマ値を直接読んだ場合に発生する待ちを回避する。この値の転写は、処理コアの処理とは非同期的に行われるため、処理コアは転写の完了を待つ必要がない。そのため処理コアは他のCPUコアあるいはDMA装置からの割込や通知を処理する必要もない。
摘要翻译：本发明要解决的问题在于，在计算机系统中，为了减少定时器访问中发生的等待时间的处理延迟。根据本发明，使用除了执行应用程序的CPU核心以外的CPU核心（以下称为“处理核心”）或DMA设备，总是从定时器设备向主存储设备传送最新的定时器值。处理核心读取主存储设备上的传送值，而不是访问定时器设备的寄存器，从而避免在直接读取定时器设备的定时器值时发生的等待。从处理核心的处理中异步地执行该值的传送，从而避免了处理核心等待传送完成的需要。因此，处理核心也不需要处理来自另一CPU核心或DMA设备的中断或通知。

7. 发明申请

WO2016065861A1 时钟同步型动态口令防伪标签合法性实时验证系统及方法审中-公开
公开(公告)号：WO2016065861A1
公开(公告)日：2016-05-06
申请号：PCT/CN2015/076685
申请日：2015-04-15
申请人：杭州沃朴物联科技有限公司
发明人：樊晓东
IPC分类号： H04L9/32
CPC分类号： H04L63/0846 , G06F1/14 , G06F21/34 , G06K19/0723 , H04L9/32 , H04L9/3228 , H04L63/0838 , H04L67/04 , H04L67/12
摘要：本发明公开了一种时钟同步型动态口令防伪标签合法性实时验证系统及方法，包括电子标签模块、用户验证终端模块和认证服务模块；电子标签模块用于生成动态口令数据并显示；用户验证终端模块采集电子标签模块生成的动态口令数据和电子标签模块ID号的图像数据，进行分析处理后，得到文本型数据，然后将文本型数据通过互联网internet发送到认证服务模块；认证服务模块接收到文本型数据后，经过计算和验证，得出电子标签模块的第一动态口令数据生成算法与认证服务模块的第二动态口令数据生成算法是否一致的结果，返回用户验证终端模块，判断出电子标签模块合法性。本发明提高了时钟同步型动态口令防伪标签合法性实时验证系统的个性化管理和安全性。

8. 发明申请

WO2016056523A1 対象情報送受信管理システム审中-公开
标题翻译：目标信息传输/接收管理系统
公开(公告)号：WO2016056523A1
公开(公告)日：2016-04-14
申请号：PCT/JP2015/078255
申请日：2015-10-06
申请人：株式会社テイエルブイ
发明人：萩原　一成
IPC分类号： G06F13/00 , G04G5/00 , G06F1/14
CPC分类号： G04G5/00 , G06F1/14 , G06F13/00
摘要：　時刻同期ができなくても作動状態情報を送受信できる対象情報送受信管理システムを提供する。予定作動状態提供時刻Ｔ０で作動状態要求情報を受信した後、予定作動状態提供時刻Ｔ１～Ｔ３で、作動状態要求情報を受信できなかった場合、予定作動状態提供時刻Ｔ４に関して、通信待機開始時刻ＳＴ４から通信待機終了時刻ＥＴ４までの通信待機時間ＴＰ４を設定する。通信待機時間ＴＰ４は、通信待機時間ＴＰ１～ＴＰ３よりも長い通信待機時間となる。トラップ作動状態提供装置１１０は、何らかの事情により要求情報が取得できず、トラップ作動状態情報を提供できない状況が連続的に生ずるほど、要求情報を取得するための待機時間を長く設定する。トラップ作動状態提供装置１１０とトラップ作動状態管理装置１２０との間でずれが生じても、ずれを吸収するだけの待機時間を設定し、常に要求情報を受信し、トラップ作動状態情報を送信する状態とする。
摘要翻译：提供了即使不可能进行时间同步也可以发送接收运行状态信息的目标信息发送/接收管理系统。当在调度的运行状态提供时间（T0）下接收到运行状态请求信息时，当在其它调度运行状态提供时间（T1-T3）不能接收到运行状态请求信息时，通信待机时间段（T4）被设置为从通信待机开始时间（ST4）直到通信待机结束时间（ET4）为止。通信待机时间段（TP4）比其他通信待机时间段（TP1-TP3）长。在无法获取请求信息的情况下，不能够提供陷阱操作状态信息的情况下，陷阱操作状态提供装置（110）延长用于获取请求信息的待机时间段。当陷阱操作状态提供装置（110）和陷阱操作状态管理装置（120）之间出现滞后时，将待机时间设定为足够长以吸收滞后，并且请求信息被不断地接收并且捕获操作状态信息被不断传送。

9. 发明申请

WO2015196685A1 时钟同步方法及装置审中-公开
公开(公告)号：WO2015196685A1
公开(公告)日：2015-12-30
申请号：PCT/CN2014/090187
申请日：2014-11-03
申请人：中兴通讯股份有限公司
发明人：汪立林 , 闫盛男 , 王仰锋
IPC分类号： H04L7/00
CPC分类号： H04J3/0697 , G06F1/12 , G06F1/14 , G06F9/4881 , H04J3/0667
摘要：本发明提供了一种时钟同步方法及装置，其中，该方法包括：物理层设备获取用于待同步设备进行时钟同步的同步报文；所述物理侧设备向所述待同步设备发送所述同步报文。采用本发明提供的上述技术方案，解决了现有技术中时钟同步方法导致的负载的用户容量很少以及同步成本高的问题，规避CPU架构限制带来的负载用户容量不足情况，最大程度利用以太网的带宽资源。

10. 发明申请

WO2015103093A1 METHODS AND SYSTEMS FOR SYNCHRONIZING DATA RECEIVED FROM MULTIPLE SENSORS OF A DEVICE 审中-公开
标题翻译：用于同步从设备的多个传感器接收的数据的方法和系统
公开(公告)号：WO2015103093A1
公开(公告)日：2015-07-09
申请号：PCT/US2014/072468
申请日：2014-12-29
申请人： GOOGLE TECHNOLOGY HOLDINGS LLC
发明人： HESCH, Joel , FUNG, James , LEE, Johnny
IPC分类号： G06F17/00 , G01D21/00
CPC分类号： G01D9/005 , G01D21/00 , G01P15/00 , G06F1/14
摘要： Example methods and systems for synchronizing data received from multiple sensors of a device are provided. A method may be performed by a device having an application processor configured to function based on an operating system and a co-processor configured to receive data from sensors of the device. The method may comprise determining an interrupt by a sensor of the device, and providing, by the co-processor, a timestamp of the interrupt that is indicative of a time that the sensor has data for output. The method also comprises receiving the data for output from the sensor, associating the timestamp of the interrupt by the sensor with the received data, associating together data received from multiple sensors into data structures based on timestamps of the data, and providing the data structures to the application processor in sequence based on the timestamps of the data.
摘要翻译：提供了用于同步从设备的多个传感器接收的数据的示例性方法和系统。一种方法可以由具有应用处理器的设备执行，该应用处理器被配置为基于操作系统和配置为从该设备的传感器接收数据的协处理器来起作用。该方法可以包括由设备的传感器确定中断，并且由协处理器提供指示传感器具有用于输出的数据的时间的中断的时间戳。该方法还包括从传感器接收用于输出的数据，将传感器的中断的时间戳与接收的数据相关联，将从多个传感器接收的数据组合成基于数据的时间戳的数据结构，并将数据结构提供给应用处理器基于数据的时间戳顺序。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式