专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2005050663A1 半導体集積回路装置审中-公开
标题翻译：半导体集成电路设备
公开(公告)号：WO2005050663A1
公开(公告)日：2005-06-02
申请号：PCT/JP2003/014901
申请日：2003-11-21
申请人：株式会社日立製作所 , エルピーダメモリ株式会社 , 半澤悟 , 重田淳二 , 木村紳一郎 , 阪田健 , 竹村理一郎 , 梶谷一彦
发明人：半澤悟 , 重田淳二 , 木村紳一郎 , 阪田健 , 竹村理一郎 , 梶谷一彦
IPC分类号： G11C15/04
CPC分类号： G11C15/04 , G11C15/043
摘要：　記憶回路ＳＴＣと比較回路ＣＰとを用いたメモリセルで構成されるメモリアレイにおいて、比較回路ＣＰを構成する複数のトランジスタのうち、ゲート電極がサーチ線に接続されるトランジスタのソースまたはドレインのいずれか一方の電極を高電圧にプリチャージされる方のマッチ線ＨＭＬｒに接続する。また、マッチ線判定回路ＭＤｒを低電圧にプリチャージされるマッチ線ＬＭＬｒに配置して、情報の比較結果に応じてこのマッチ線に発生した比較信号電圧を弁別する。このようなメモリアレイ構成と動作により、マッチ線対におけるサーチ線駆動雑音の影響を回避しつつ、低電力かつ高速に比較動作を行うことができる。このため、検索動作を高速に行うことが可能な低電力コンテント・アドレッサブル・メモリを実現することができる。
摘要翻译：在包括采用存储电路STC和比较电路CP的存储单元的存储器阵列中，连接构成比较电路CP的多个晶体管中的具有与搜索线连接的栅电极的晶体管的源极和漏极中的任一个被连接匹配线HMLr被高电压预充电。匹配线路判定电路MDr被布置在用低电压预充电的匹配线LMLr中，并且根据信息的比较结果来鉴别在该匹配线中产生的比较信号电压。通过这种存储器阵列的布置和操作，可以以低功率高速进行比较操作，同时避免搜索线驱动噪声在一对匹配线中的影响。从而可以实现能够高速执行搜索操作的低功率内容可寻址存储器。

2. 发明申请

WO2004042821A1 半導体記憶装置审中-公开
标题翻译：半导体存储器
公开(公告)号：WO2004042821A1
公开(公告)日：2004-05-21
申请号：PCT/JP2002/011659
申请日：2002-11-08
申请人：株式会社日立製作所 , エルピーダメモリ株式会社 , 株式会社日立超エル・エス・アイ・システムズ , 関口知紀 , 宮武伸一 , 阪田健 , 竹村理一郎 , 野田浩正 , 梶谷一彦
发明人：関口知紀 , 宮武伸一 , 阪田健 , 竹村理一郎 , 野田浩正 , 梶谷一彦
IPC分类号： H01L27/108
CPC分类号： G11C7/062 , G11C5/063 , G11C7/065 , G11C7/08 , G11C7/1078 , G11C7/1096 , G11C7/12 , G11C7/18 , G11C8/08 , G11C11/4087 , G11C11/4091 , G11C11/4094 , G11C11/4096 , G11C11/4097 , G11C29/1201 , G11C2207/002 , G11C2207/005 , H01L27/0207 , H01L27/10814 , H01L27/10882 , H01L27/10897
摘要：本発明のダイレクトセンスアンプはビット線がゲートに接続される差動対として働くMOSトランジスタとRLIO線の間にビット線方向に配線された列選択線で制御されるMOSトランジスタを入れて分離し、さらに差動対として働くMOSトランジスタのソースをワード線方向に配線された共通ソース線に接続する。読出し動作時には、列選択線と、共通ソース線により、選択マットにおいてだけダイレクトセンスアンプを活性化することにより、読出し動作時の消費電力を大幅に低減する。また、差動対として働くMOSトランジスタの寄生容量をローカルIO線から分離してローカルIO線の負荷容量を低減し、読出し速度の高速化を行う。また読出し動作におけるローカルIO線の負荷容量のデータパターン依存性を低減し、製造後の試験を容易化する。
摘要翻译：直接感测放大器通过插入由位于它们之间的位线的方向上布置的列选择线控制的MOS晶体管，将用作差分对的MOS晶体管与来自RLIO线的位线连接，并连接 MOS晶体管的源极用作与沿着字线方向布置的公共源极线的差分对。只有在通过列选择线和公共源极线的选择垫处激活直接感测放大器，才能在读取操作时大大降低功耗。通过将用作差分对的MOS晶体管的寄生电容与本地IO线隔离，从而降低本地IO线的负载能力来实现更高速率的读取操作，并且通过减少数据模式依赖性来简化制造之后的测试在读取操作期间本地IO线的负载能力。

3. 发明申请

WO2003065377A1 記憶装置审中-公开
标题翻译：储存设备
公开(公告)号：WO2003065377A1
公开(公告)日：2003-08-07
申请号：PCT/JP2002/009438
申请日：2002-09-13
申请人：株式会社日立製作所 , 半澤悟 , 伊藤清男 , 松岡秀行 , 寺尾元康 , 阪田健
发明人：半澤悟 , 伊藤清男 , 松岡秀行 , 寺尾元康 , 阪田健
IPC分类号： G11C11/21
CPC分类号： H01L27/101 , G11C7/12 , G11C8/10 , G11C11/16 , G11C11/1653 , G11C11/1659 , G11C11/1673 , G11C11/1693 , G11C13/0004 , G11C13/0026 , G11C13/004 , G11C13/0069 , G11C2013/0042 , G11C2013/0054 , G11C2013/0078 , G11C2213/79 , H01L27/2436 , H01L27/2454 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/1246 , H01L45/144
摘要： In a memory array consisting of memory cells using a variable resistance storage element and a selection transistor, when current flows in the selection transistor in all the memory cells on the selection word line, non-selection data line should not be driven. For this, a source line parallel to the data line is provided, a pre-charge circuit is provided for driving the both equipotentially, and a circuit for selectively driving the source line is arranged. With this configuration, it is possible to create a current path and generate a read-out signal only in cells selected by the row and column. Thus, it is possible to realize a non-volatile memory such as a phase-change memory having a high integrity, a low noise, and low power consumption as compared to the conventional one.
摘要翻译：在由使用可变电阻存储元件和选择晶体管的存储单元组成的存储器阵列中，当选择字线上的所有存储单元中的电流流过选择晶体管时，不应该驱动非选择数据线。为此，提供与数据线平行的源极线，提供用于等电位驱动的预充电电路，并且布置用于选择性地驱动源极线的电路。利用这种配置，可以创建一个当前路径，并且仅在由行和列选择的单元格中产生读出信号。因此，与传统的存储器相比，可以实现诸如具有高完整性，低噪声和低功耗的相变存储器的非易失性存储器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式