专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2008117455A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2008117455A1
公开(公告)日：2008-10-02
申请号：PCT/JP2007/056435
申请日：2007-03-27
申请人：株式会社ルネサステクノロジ , 寺尾元康 , 森川貴博 , 半澤悟 , 高浦則克 , 黒土健三 , 松崎望 , 藤崎芳久 , 茂庭昌弘 , 木下勝治
发明人：寺尾元康 , 森川貴博 , 半澤悟 , 高浦則克 , 黒土健三 , 松崎望 , 藤崎芳久 , 茂庭昌弘 , 木下勝治
IPC分类号： H01L27/105 , G11C13/00 , H01L45/00
CPC分类号： G11C13/0004 , G11C2213/79 , H01L27/2436 , H01L27/2463 , H01L27/2472 , H01L45/06 , H01L45/122 , H01L45/1233 , H01L45/144 , H01L45/1675
摘要：　抵抗素子とＭＩＳトランジスタとによって構成された相変化メモリにおいて、抵抗素子の記憶層は、平均組成が下記の一般式（１）　　　　　　　Ｉｎ α ＧｅＸＳｂＹＴｅＺＭ β 　　　　（１）（ここで、式中のα、Ｘ、Ｙ、Ｚおよびβは、それぞれ０．１≦α≦０．４、０．０４≦Ｘ≦０．３、０．０３≦Ｙ≦０．２、０．３≦Ｚ≦０．６、０．０１≦β≦０．０５であり、Ｍは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｐｂ、Ｓｉ、Ｆｅ、Ｃｏ、Ｎｉ、Ｅｕ、Ｐｄからなる群より選ばれた少なくとも１種類の元素である）で表されるカルコゲナイド膜からなる。
摘要翻译：一种由电阻元件和MIS晶体管组成的相变存储器，其中电阻元件具有由硫族化物膜组成的存储层，其平均组成由以下通式表示：在_{（1）其中a，X，Y，Z和ß具有下式满足：X 0.1 = a = 0.4,0.04 = X = 0.3,0.03 = Y = 0.2,0.3 = Z = 0.6,0.01 =ß= 0.05，M为选自V，Nb，Ta中的至少一种元素，Cr，Mo，W，Ti，Ta，Mo，Pb，Si，Fe，Co，Ni，Eu和Pd。}

2. 发明申请

WO2008084545A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2008084545A1
公开(公告)日：2008-07-17
申请号：PCT/JP2007/050269
申请日：2007-01-11
申请人：株式会社ルネサステクノロジ , 森川貴博 , 寺尾元康 , 高浦則克 , 黒土健三 , 松崎望 , 藤崎芳久 , 木下勝治 , 松井裕一
发明人：森川貴博 , 寺尾元康 , 高浦則克 , 黒土健三 , 松崎望 , 藤崎芳久 , 木下勝治 , 松井裕一
IPC分类号： H01L27/105 , H01L45/00
CPC分类号： H01L45/144 , H01L27/2436 , H01L45/06 , H01L45/1233 , H01L45/1675
摘要：　抵抗値変化により情報を記憶する記録層の両面に電極を設けた相変化メモリにおいて、前記記録層は、２０原子％以上３８原子％以下のインジウムと、９原子％以上２８原子％以下のゲルマニウムと、３原子％以上１８原子％以下のアンチモンと、４２原子％以上６３原子％以下のテルルとを含むカルコゲナイド材料からなり、ゲルマニウム含有率をアンチモン含有率以上とすることにより、半田リフロー処理による実装時あるいは高温環境での使用時における耐熱性を向上させる。
摘要翻译：本发明提供一种相变存储器，其可以通过焊料回流处理或在高温环境中使用期间改善安装期间的耐热性。相变存储器包括分别在通过利用电阻值变化存储信息的记录层的两侧上设置的电极。该记录层包括含有不少于20原子％且不多于38原子％的铟，不小于9原子％且不超过28原子％锗的硫属化物，不小于3原子％且不大于 18原子％的锑，并且不小于42原子％且不大于63原子％的碲，其中锗含量高于锑含量。

3. 发明申请

WO2007138703A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2007138703A1
公开(公告)日：2007-12-06
申请号：PCT/JP2006/310929
申请日：2006-05-31
申请人：株式会社ルネサステクノロジ , 高浦則克 , 松井裕一 , 寺尾元康 , 藤崎芳久 , 松崎望 , 黒土健三 , 森川貴博
发明人：高浦則克 , 松井裕一 , 寺尾元康 , 藤崎芳久 , 松崎望 , 黒土健三 , 森川貴博
IPC分类号： H01L27/105 , G11C13/00 , H01L45/00
CPC分类号： G11C13/0004 , G11C8/08 , G11C13/0028 , G11C2213/79 , H01L27/2436 , H01L45/06 , H01L45/12 , H01L45/1233 , H01L45/144 , H01L45/1625 , H01L45/1675
摘要：　下部電極としてのプラグ（４３）が埋め込まれた絶縁膜（４１）上に、酸化タンタルからなる絶縁膜（５１）とインジウムを導入したＧｅ－Ｓｂ－Ｔｅ系カルコゲナイドからなる記録層（５２）とタングステンまたはタングステン合金からなる上部電極膜（５３）の積層パターンが形成されて、相変化メモリが形成されている。記録層（５２）とプラグ（４３）の間に絶縁膜（５１）を介在させたことにより、相変化メモリのプログラミング電流の低減効果や記録層（５２）の剥離防止効果を得ることができる。そして、記録層（５２）としてインジウムを導入したＧｅ－Ｓｂ－Ｔｅ系カルコゲナイドを用いることで、絶縁膜（５１）と記録層（５２）の仕事関数差を大きくし、相変化メモリのプログラミング電圧を低減することができる。
摘要翻译：通过在嵌入作为下电极的插头（43）的绝缘膜（41）上形成多层图案来生产相变存储器。多层图案由氧化钽构成的绝缘膜（51），导入铟的Ge-Sb-Te硫属元素化合物的记录层（52）和由钨构成的上部电极膜（53）构成，钨合金。通过在记录层（52）和插头（43）之间具有绝缘膜（51），可以获得减小相变存储器的编程电流的效果和防止记录层（52）分离的效果）。通过使用引入了铟的Ge-Sb-Te硫族化物作为记录层（52），绝缘膜（51）和记录层（52）之间的功函数差增加，从而降低了相变存储器

4. 发明申请

WO2007148405A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2007148405A1
公开(公告)日：2007-12-27
申请号：PCT/JP2006/312640
申请日：2006-06-23
申请人：株式会社ルネサステクノロジ , 寺尾元康 , 松井裕一 , 古賀剛 , 松崎望 , 高浦則克 , 藤崎芳久 , 黒土健三 , 森川貴博 , 笹子佳孝 , 牛山純子 , 廣常朱美
发明人：寺尾元康 , 松井裕一 , 古賀剛 , 松崎望 , 高浦則克 , 藤崎芳久 , 黒土健三 , 森川貴博 , 笹子佳孝 , 牛山純子 , 廣常朱美
IPC分类号： H01L27/105 , H01L45/00
CPC分类号： H01L45/1675 , H01L27/2436 , H01L45/06 , H01L45/12 , H01L45/1233 , H01L45/144
摘要：　相変化メモリにおいて、界面層をカルコゲナイド材料層／プラグ間に挿入する。界面層はプラグ状電極の界面全体を覆わないようにする。プラグはカルコゲナイド層より上部に形成すれば集積度が上がる。界面層は、酸化物ターゲットを用いてスパッタリングするか、または金属ターゲットを用いてスパッタリングすることによって金属膜を形成した後、酸素ラジカルや酸素プラズマなどの酸化性雰囲気中で金属膜を酸化することによって形成される。
摘要翻译：在相变存储器中，界面层插入到化学物质层和插塞之间。避免了由界面层覆盖插头电极的整个界面。在化学成分上方的塞子的形成实现了集成增加。通过使用氧化物靶或金属靶通过溅射制造界面层，从而形成金属膜，然后在氧自由基，氧等离子体等的氧化气氛中氧化金属膜。

5. 发明申请

WO2008068867A1 半導体記憶装置审中-公开
标题翻译：半导体存储器
公开(公告)号：WO2008068867A1
公开(公告)日：2008-06-12
申请号：PCT/JP2006/324424
申请日：2006-12-07
申请人：株式会社ルネサステクノロジ , 藤崎芳久 , 半澤悟 , 黒土健三 , 松崎望 , 高浦則克
发明人：藤崎芳久 , 半澤悟 , 黒土健三 , 松崎望 , 高浦則克
IPC分类号： G11C13/00 , H01L27/105
CPC分类号： H01L45/144 , G11C13/0004 , G11C13/0069 , G11C2213/75 , H01L27/2436 , H01L27/2463 , H01L27/2472 , H01L45/06 , H01L45/1233
摘要：　相変化メモリ等の半導体記憶装置において、高集積化を実現することができる技術を提供する。電気的抵抗の低い結晶状態と電気的抵抗の高いアモルファス状態との２つの安定相を持つ相変化薄膜１０１と、相変化薄膜１０１の一方に設けられた上部プラグ電極１０２，１０３と、相変化薄膜１０１の他方に設けられた下部電極１０４と、ドレイン／ソース端子が上部プラグ電極１０２及び下部電極１０４に接続された選択トランジスタ１１４と、ドレイン／ソース端子が上部プラグ電極１０３及び下部電極１０４に接続された選択トランジスタ１１５とを有し、第１のメモリセルは、上部プラグ電極１０２と下部電極１０４に挟まれた相変化薄膜１０１中の相変化領域１１１と、選択トランジスタ１１４とから成り、第２のメモリセルは、上部プラグ電極１０３と下部電極１０４に挟まれた相変化薄膜１０１中の相変化領域１１２と、選択トランジスタ１１５とから成る。
摘要翻译：提供了能够实现诸如相变存储器之类的半导体存储器的高集成度的技术。半导体存储器包括具有低电阻的结晶状态的两个稳定相和具有高电阻的非晶状态的相变薄膜（101），设置在相变侧的上部插塞电极（102,103）薄膜（101），设置在相变薄膜（101）的另一侧的下部电极（104），选择晶体管（114），其漏极/源极端子与上部插头电极（102）连接，下电极（104）和漏极/源极端子连接到上部电极（103）和下部电极（104）的选择晶体管（115）。第一存储单元由夹在上塞电极（102）和下电极（104）与选择晶体管（114）之间的相变薄膜（101）中的相变区域（111）组成。第二存储单元由夹在上部插头电极（103）和下部电极（104）以及选择晶体管（115）之间的相变薄膜（101）中的相变区域（112）构成。

6. 发明申请

WO2007088626A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2007088626A1
公开(公告)日：2007-08-09
申请号：PCT/JP2006/301794
申请日：2006-02-02
申请人：株式会社ルネサステクノロジ , 黒土健三 , 高浦則克 , 藤崎芳久
发明人：黒土健三 , 高浦則克 , 藤崎芳久
IPC分类号： G11C13/00 , H01L27/105
CPC分类号： G11C13/0069 , G11C13/0004 , G11C2013/0073 , G11C2013/0078 , G11C2213/79 , H01L27/24
摘要：　高速に読み出し可能な、データ保持特性の高い半導体装置である。複数のワード線と複数のビット線との交点に設けられた情報記憶部と選択素子からなるメモリセルを複数有するメモリアレイを含む半導体装置において、ビット線に流れる情報を書き込む第１のパルス（ｒｅｓｅｔ動作）と第１のパルスとは異なる第２のパルス（ｓｅｔ動作）とにより情報を書き込み、第３のパルス（ｒｅａｄ動作）により情報を読み出す場合に、第２のパルスと第３のパルスとの電流方向が逆である。
摘要翻译：实现高速读取操作和高数据保持特性的半导体器件。半导体器件包括具有多个存储单元的存储器阵列，每个存储器单元包括形成在字和位线的交点处的信息存储部分和选择元件。在通过使用用于写入通过位线的信息的第一脉冲（复位操作）和与第一脉冲不同的第二脉冲（设置操作）和通过使用第三脉冲（读取操作），第二和第三脉冲具有相互相反的电流方向。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式