专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2004055903A1 バイポーラトランジスタ構造を有する半導体材料及びこれを用いた半導体素子审中-公开
标题翻译：具有双极晶体管结构的半导体材料和使用相同的半导体器件
公开(公告)号：WO2004055903A1
公开(公告)日：2004-07-01
申请号：PCT/JP2003/016082
申请日：2003-12-16
申请人：住友化学工業株式会社 , 井上聡 , 秦雅彦 , 栗田靖之
发明人：井上聡 , 秦雅彦 , 栗田靖之
IPC分类号： H01L29/737
CPC分类号： H01L29/7371 , H01L29/0821
摘要：半絶縁性GaAs基板(21)の上にコレクタ層(22)、ベース層(23)、エミッタ層(24)が形成されているエピタキシャル基板(20)において、コレクタ層(22)内に、ベース層(23)よりのホールの流れ込みを防止するためのホール障壁層(22C)を設け、これにより、コレクタ電流密度が高まって電子の速度が飽和したときに、コレクタ電流の流れを抑え、バラスト抵抗等なしでコレクタ電流の熱暴走を抑制する。又は、コレクタ層(2)内にコレクタ電流密度が上昇したときの電子蓄積による電子の障壁をコンダクションバンドに生じさせるための付加層(2C)を設け、コレクタ電流の熱暴走を抑える。
摘要翻译：具有形成在半绝缘GaAs衬底（21）上的集电极层（22），基极层（23）和发射极层（24）的外延衬底（20）还包括形成的空穴阻挡层（22C）在集电体层（22）中，用于防止从基层（23）流入的空穴。通过这种结构，由于集电极电流密度的上升，当电子速度饱和时，集电极电流被抑制，从而防止集电极电流的热失控，而不使用镇流电阻器等。也可以通过在集电极层（2）中设置附加层（2C）来防止集电极电流的热失控，使得由于集电极电流密度的上升而积聚的电子在导带中形成电子势垒。

2. 发明申请

WO2006131990A1 窒化物半導体発光素子およびその製造方法审中-公开
标题翻译：氮化物半导体发光元件及其制造方法
公开(公告)号：WO2006131990A1
公开(公告)日：2006-12-14
申请号：PCT/JP2005/010993
申请日：2005-06-09
申请人：住友化学株式会社 , 小野善伸 , 山中貞則 , 秦雅彦
发明人：小野善伸 , 山中貞則 , 秦雅彦
IPC分类号： H01L33/00
CPC分类号： H01L33/0079 , H01L33/32 , H01L33/42 , H01L33/46 , H01L33/64
摘要： A nitride semiconductor light emitting element and a method for manufacturing such element are provided. The method for manufacturing the nitride semiconductor light emitting element includes steps (a)-(e), which are (a) a step of successively forming a semiconductor layer (i), a light emitting layer and a semiconductor layer (ii) on a single crystal substrate, (b) a step of successively forming a transparent conductive layer and a light reflecting functional layer on the semiconductor layer (ii), (c) a step of forming a heat conductive layer on the light reflecting functional layer, (d) a step of removing the single crystal substrate from the work obtained in the step (c), and (e) a step of forming a transparent conductive layer on the semiconductor layer (i) exposed by removing the single crystal substrate.
摘要翻译：提供一种氮化物半导体发光元件及其制造方法。制造氮化物半导体发光元件的方法包括步骤（a） - （e），它们是（a）连续形成半导体层（i），发光层和半导体层（ii）的步骤单晶基板，（b）在半导体层（ii）上依次形成透明导电层和光反射功能层的工序，（c）在光反射功能层上形成导热层的工序，（d ）从步骤（c）中获得的工件中除去单晶衬底的步骤，以及（e）在通过去除单晶衬底而暴露的半导体层（i）上形成透明导电层的步骤。

3. 发明申请

WO2005119744A1 ｐｎ接合を有する化合物半導体基板の製造方法审中-公开
标题翻译：制造具有PN结的化合物半导体衬底的方法
公开(公告)号：WO2005119744A1
公开(公告)日：2005-12-15
申请号：PCT/JP2005/010210
申请日：2005-05-27
申请人：住友化学株式会社 , 小廣健司 , 上田和正 , 秦雅彦
发明人：小廣健司 , 上田和正 , 秦雅彦
IPC分类号： H01L21/205
CPC分类号： H01L29/861 , H01L21/02395 , H01L21/02463 , H01L21/02546 , H01L21/0262 , H01L21/02639 , H01L21/02661 , H01L29/66136
摘要：高い電気的特性を有する化合物半導体素子の製造に適した、化合物半導体基板の製造方法を提供する。　化合物半導体基板の製造方法は、エピタキシャル成長工程、これより後の選択成長工程及び任意の他の工程を含む、ｐｎ接合を有する化合物半導体基板の製造方法であって、エピタキシャル成長工程より後の選択成長工程及び任意の他の工程の最高温度が、選択成長工程より前のエピタキシャル成長工程の最高温度より低い。
摘要翻译：一种适用于制造具有高电特性的化合物半导体元件的化合物半导体衬底制造方法。化合物半导体衬底制造方法是在外延生长工艺之后制造具有pn结的化合物半导体衬底的方法，包括外延生长工艺，选择性生长工艺和其它任意处理。选择性生长过程中的最高温度和外延生长过程之后的其他任意处理比在选择性生长过程之前的外延生长过程中的温度低。

4. 发明申请

WO2007077957A1 多結晶シリコンの製造方法审中-公开
标题翻译：多晶硅生产工艺
公开(公告)号：WO2007077957A1
公开(公告)日：2007-07-12
申请号：PCT/JP2006/326358
申请日：2006-12-26
申请人：住友化学株式会社 , 山林稔治 , 秦雅彦
发明人：山林稔治 , 秦雅彦
IPC分类号： C01B33/033 , H01L31/04
CPC分类号： C01B33/033 , H01L31/182 , Y02E10/546 , Y02P70/521
摘要： The invention relates to a process for the production of polycrystalline silicon which comprises the following steps (A), (B) and (C): the step (A) of reducing a chlorosilane represented by the general formula (1): SiH n Cl 4-n (1) (wherein n is an integer of 0 to 3) with a metal at a temperature T1 into a silicon compound, the step (B) of transferring the silicon compound to a section having a temperature T2 (wherein T1 > T2), and the step (C) of depositing polycrystalline silicon in the section having a temperature T2, with the provisos that T1 is at least 1.29 times the melting point (absolute temperature) of the metal and that T2 is higher than the subliming or boiling point of chloride of the metal. The process enables the production of high-purity polycrystalline silicon in high yield. Further, the invention includes solar batteries provided with the polycrystalline silicon obtained the process and equipment for manufacturing polycrystalline silicon.
摘要翻译：本发明涉及一种生产多晶硅的方法，其包括以下步骤（A），（B）和（C）：还原由通式（1）表示的氯硅烷的步骤（A）：SiH _{T2）的部分和在具有温度T2的部分中沉积多晶硅的步骤（C），条件是T1至少为熔点的1.29倍（绝对值温度），T2高于金属氯化物的升华或沸点。该方法能够以高产率生产高纯度多晶硅。此外，本发明包括提供有多晶硅的太阳能电池，获得用于制造多晶硅的工艺和设备。}

5. 发明申请

WO2006022245A1 ｐｎ接合を有する化合物半導体エピタキシャル基板の製造方法审中-公开
标题翻译：用于生产具有PN结的化合物半导体外延衬底的方法
公开(公告)号：WO2006022245A1
公开(公告)日：2006-03-02
申请号：PCT/JP2005/015248
申请日：2005-08-23
申请人：住友化学株式会社 , 小廣健司 , 上田和正 , 秦雅彦
发明人：小廣健司 , 上田和正 , 秦雅彦
IPC分类号： H01L21/20 , H01L21/205 , H01L29/861
CPC分类号： H01L29/861 , H01L21/02395 , H01L21/02546 , H01L21/02579 , H01L21/02639 , H01L29/66136
摘要：　ｐｎ接合を有する化合物半導体エピタキシャル基板を選択成長法により製造する方法であって、残留歪の平均値が１．０×１０ -5 以下である元基板を用いることを特徴とする上記方法。
摘要翻译：公开了一种通过选择性生长制备具有pn结的化合物半导体外延基板的方法，其特征在于使用平均残余应变不大于1.0×10

6. 发明申请

WO2004073070A1 化合物半導体エピタキシャル基板及びその製造方法审中-公开
标题翻译：化合物半导体外延基片及其制造方法
公开(公告)号：WO2004073070A1
公开(公告)日：2004-08-26
申请号：PCT/JP2004/001117
申请日：2004-02-04
申请人：住友化学工業株式会社 , 住化エピソリューション株式会社 , 中野強 , 秦雅彦
发明人：中野強 , 秦雅彦
IPC分类号： H01L29/778
CPC分类号： H01L29/205
摘要：　ＩｎＧａＡｓ層を歪チャネル層とし、及びｎ型不純物を含有するＡｌＧａＡｓ層をフロント側電子供給層として含む歪チャネル高電子移動度電界効果型トランジスタ構造を有する化合物半導体エピタキシャル基板において、該歪チャネル層であるＩｎＧａＡｓ層より表面側に、秩序化状態のＩｎＧａＰ層を含む上記化合物半導体エピタキシャル基板。
摘要翻译：公开了具有伪晶体高电子迁移率场效应晶体管结构的化合物半导体外延基板，其中InGaAs层用作应变沟道层，并且包含含有n型杂质的AlGaAs层用作前侧电子供体层。化合物半导体外延基板包括布置成比用作应变通道层的InGaAs层更靠前表面的有序状态的InGaP层。

7. 发明申请

WO2004036635A1 薄膜結晶ウェーハの製造方法、それを用いた半導体デバイス及びその製造方法审中-公开
标题翻译：薄膜晶体生产方法，使用其的半导体器件及其生产方法
公开(公告)号：WO2004036635A1
公开(公告)日：2004-04-29
申请号：PCT/JP2003/013067
申请日：2003-10-10
申请人：住友化学工業株式会社 , 秦雅彦
发明人：秦雅彦
IPC分类号： H01L21/28
CPC分类号： H01L29/267 , H01L21/28575 , H01L29/456
摘要：　ＧａＡｓ単結晶１０のｎ＋ −ＧａＡｓ層８をエピタキシャル成長により成膜した後、引き続きＳｉ層１１を同一のエピタキシャル成長炉内においてエピタキシャル成長させ、しかる後アルミニウムの電極１２をオーミック電極としてＳｉ層１１上に形成する。Ｓｉ層１１によってｎ＋ −ＧａＡｓ層８の表面に表面欠陥準位が形成されるのを抑制することができ、不要な電位障壁の形成を有効に防止できる。Ｓｉ層１１は表面状態が平坦で且つ化学的安定性に優れているので、Ｓｉ層１１に対して適切な仕事関数を有するアルミニウム等を用いて電極１２を形成することにより、良好なオーミック電極とすることができる。
摘要翻译：通过外延生长将GaAs单晶（10）的n + GaAs层（8）形成为膜，随后在同一外延生长炉中外延生长Si层（11），然后将铝在Si层（11）上形成电极（12）作为欧姆电极。 Si层（11）可以限制在n + GaAs层（8）的表面上形成表面缺陷水平，以有效地防止形成不必要的势垒。由于Si层（11）具有平坦的表面状态和优异的化学稳定性，因此通过使用对Si层（11）具有适当的功函的铝等形成电极（12），从而产生良好的欧姆电极。

8. 发明申请

WO2005117076A1 化合物半導体エピタキシャル基板及びその製造方法审中-公开
标题翻译：化合物半导体外延基材及其制造方法
公开(公告)号：WO2005117076A1
公开(公告)日：2005-12-08
申请号：PCT/JP2005/010090
申请日：2005-05-26
申请人：住友化学株式会社 , 小廣健司 , 高田朋幸 , 上田和正 , 秦雅彦
发明人：小廣健司 , 高田朋幸 , 上田和正 , 秦雅彦
IPC分类号： H01L21/20
CPC分类号： H01L29/7785 , H01L21/0237 , H01L21/02395 , H01L21/02461 , H01L21/02463 , H01L21/02505 , H01L21/02546 , H01L21/0262
摘要：化合物半導体エピタキシャル基板及びその製造方法を提供する。　化合物半導体エピタキシャル基板は、単結晶基板、格子不整合化合物半導体層及び応力補償層を含み、かつ、格子不整合化合物半導体層及び応力補償層は、単結晶基板に対して同一面側にあり、格子不整合化合物半導体層は、格子緩和が生じていず、応力補償層は、格子緩和が生じていず；　単結晶基板の格子定数Ｌｓ、格子不整合化合物半導体層の格子定数Ｌｍ、及び、応力補償層の格子定数Ｌｃは、式(1a)又は(2a) Ｌｍ＜Ｌｓ＜Ｌｃ　(1a) Ｌｍ＞Ｌｓ＞Ｌｃ　(2a)を満足する。　化合物半導体エピタキシャル基板の製造方法は、(1)及び(2)の工程を含む。(1)　単結晶基板の上に、格子緩和が生じない化合物半導体層Ｉをエピタキシャル成長させ、(2)　得られた化合物半導体層Ｉの上に、格子緩和が生じない化合物半導体層IIをエピタキシャル成長させ；　単結晶基板の格子定数Ｌｓ、化合物半導体層Ｉの格子定数ＬＩ、及び、化合物半導体層IIの格子定数Ｌ II は、式(1b)又は(2b)を満足する。ＬＩ＜Ｌｓ＜Ｌ II 　(1b) ＬＩ＞Ｌｓ＞Ｌ II 　(2b)
摘要翻译：化合物半导体外延基板; 及其制造方法。提供了包括单晶衬底，晶格失配化合物半导体层和应力补偿层的化合物半导体外延衬底，其中晶格失配化合物半导体层和应力补偿层设置在单晶衬底的同一表面侧其中在晶格失配化合物半导体层以及应力补偿层中不存在晶格弛豫，其中表示单晶衬底的晶格常数的Ls表示晶格失配化合物半导体层的晶格常数的Lm和表示应力补偿层的晶格常数的Lc满足公式：Lm Ls> Lc（2a）。此外，提供了一种制备化合物半导体外延基板的方法，包括以下步骤：（1）在单晶基板上进行不发生晶格关系的化合物半导体层（I）的外延生长，（2）在所获得的化合物半导体层（I）上进行不发生晶格关系的化合物半导体层（II）的外延生长，其中表示单晶衬底的晶格常数的Ls表示化合物半导体层的晶格常数 I）和表示化合物半导体层（II）的晶格常数的LII满足下式：LI Ls> LII（2b）。

9. 发明申请

WO2005041287A1 化合物半導体基板の製造方法审中-公开
标题翻译：制造化合物半导体基板的方法
公开(公告)号：WO2005041287A1
公开(公告)日：2005-05-06
申请号：PCT/JP2004/016186
申请日：2004-10-25
申请人：住友化学株式会社 , 秦雅彦 , 小野善伸 , 上田和正
发明人：秦雅彦 , 小野善伸 , 上田和正
IPC分类号： H01L21/331
CPC分类号： H01L29/66462 , H01L21/2007 , H01L29/2003
摘要：本発明は化合物半導体基板の製造方法を提供する。化合物半導体基板の製造方法は、次の工程(ａ）−（ｅ）を含む。（ａ）基板１の上に、化合物半導体機能層２をエピタキシャル成長により形成する、（ｂ）化合物半導体機能層２に、支持基板３を接着する、（ｃ）基板１と、基板１に接触していた側の化合物半導体機能層２の一部を研磨により除去する、（ｄ）工程（ｃ）により露出した化合物半導体機能層２の表面に、基板１より大きい熱伝導率を有する高熱伝導性基板（高熱伝導性基板は、例えば、Ｓｉまたはサファイアの基板４およびダイヤモンド薄膜５からなる。）を接着して、多層基板を得る、（ｅ）支持基板３を多層基板から分離する。
摘要翻译：公开了一种制造化合物半导体衬底的方法，其包括以下步骤（a） - （e）：（a）化合物半导体功能层（2）在衬底（1）上外延生长; （b）支撑基板（3）与化合物半导体功能层（2）接合; （c）通过研磨除去基板（1）和与基板（1）接触的化合物半导体功能层（2）的一部分; （d）通过将导热性高于基板的热导率的导热性高的基板（例如由Si或蓝宝石基板（4）构成的基板和金刚石薄膜（5））接合而得到多层基板，（1）到步骤（c）中暴露的化合物半导体功能层（2）的表面; 和（e）支撑基板（3）与多层基板分离。

10. 发明申请

WO2004112111A1 化合物半導体、その製造方法及び化合物半導体素子审中-公开
标题翻译：化合物半导体，其制造方法和化合物半导体器件
公开(公告)号：WO2004112111A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/007413
申请日：2004-05-24
申请人：住友化学株式会社 , 小廣健司 , 上田和正 , 安部寿充 , 秦雅彦
发明人：小廣健司 , 上田和正 , 安部寿充 , 秦雅彦
IPC分类号： H01L21/205
CPC分类号： H01L29/7783 , H01L21/02395 , H01L21/02461 , H01L21/02463 , H01L21/02505 , H01L21/02546 , H01L21/0262
摘要：半絶縁性GaAs基板(1)上にInGaPバッファ層(3)を膜厚が5nm以上500nm以下に形成し、その上にInAlAs層(4)及びInGaAsチャネル層(5)を成層することによりヘテロ構造を形成する。InGaPバッファ層(3)の形成時にIn偏析現象が生じInGaPバッファ層(3)の上層部付近はIn過多の状態となる。この結果、InGaPバッファ層(3)の表面の組成はInPの組成に極めて近くなり、表面状態の悪化につながるようなミスフィット転位の発生が抑えられる。また、その上に形成されるInAlAs層(4)及びInGaAsチャネル層(5)の表面状態を良好とすることができる。
摘要翻译：在半绝缘GaAs衬底（1）上形成厚度为5-500nm的InGaP缓冲层（3），在InGaP缓冲层（InGaP缓冲层）上形成InAlAs层（4）和InGaAs沟道层（5） 3），从而形成异质结构。在InGaP缓冲层（3）的形成期间发生In的分离，并且在InGaP缓冲层（3）的上表面附近的部分含有过量的In。结果，InGaP缓冲层（3）的表面的组成非常接近InP组成，从而抑制可能导致表面状态劣化的失配位错。此外，形成在InGaP缓冲层（3）上的InAlAs层（4）和InGaAs沟道层（5）可以具有良好的表面条件。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式