专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2008142919A1 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置审中-公开
标题翻译：可变电阻元件，用于制造可变电阻元件和非易失性半导体存储器件的方法
公开(公告)号：WO2008142919A1
公开(公告)日：2008-11-27
申请号：PCT/JP2008/056859
申请日：2008-04-07
申请人：シャープ株式会社 , 独立行政法人産業技術総合研究所 , 玉井幸夫 , 島久 , 秋永広幸 , 高野史好 , 細井康成 , 粟屋信義 , 大西茂夫 , 石原数也
发明人：玉井幸夫 , 島久 , 秋永広幸 , 高野史好 , 細井康成 , 粟屋信義 , 大西茂夫 , 石原数也
IPC分类号： H01L27/10 , G11C13/00 , H01L45/00 , H01L49/00
CPC分类号： G11C13/0011 , G11C11/5614 , G11C11/5685 , G11C13/0007 , G11C13/0069 , G11C2013/0073 , G11C2013/0083 , G11C2013/009 , G11C2213/32 , G11C2213/34 , G11C2213/51 , G11C2213/56 , G11C2213/77 , H01L27/101 , H01L45/08 , H01L45/1233 , H01L45/146
摘要：　高速且つ低消費電力動作が可能な可変抵抗素子を提供する。第１電極１１と第２電極１２の間に金属酸化物層１０を有し、第１及び第２電極間への電気的ストレスの印加に応じて、第１及び第２電極間の電気抵抗が可逆的に変化する可変抵抗素子であって、金属酸化物層１０が第１及び第２電極間を流れる電流の電流密度が局所的に高くなる電流経路であるフィラメント１３を有し、第１電極と第２電極の内の少なくとも何れか一方の特定電極１１と金属酸化物層１０の界面であって、少なくとも特定電極１１とフィラメント１３の界面近傍を含む一部に、特定電極１１に含まれる少なくとも１つの元素の酸化物であって、金属酸化物層１０の酸化物とは異なる界面酸化物１５を備える。
摘要翻译：提供一种执行高速和低功耗操作的可变电阻元件。在可变电阻元件中，金属氧化物层（10）设置在第一电极（11）和第二电极（12）之间，第一和第二电极之间的电阻根据电应力的应用而可逆地变化在第一和第二电极之间。金属氧化物层（10）具有灯丝（13），其是电流路径，其中在第一和第二电极之间流动的电流的密度局部增加。至少包括位于至少第一电极或第二电极的指定电极（11）与灯丝（13）之间的界面附近的部分，在指定电极（11）和金属氧化物层（10）具有界面氧化物（15），所述界面氧化物是包含在所述特定电极（11）中并与所述金属氧化物层（10）的氧化物不同的至少一种元素的氧化物。

2. 发明申请

WO2006082695A1 不揮発性半導体記憶装置及びその動作方法审中-公开
标题翻译：非挥发性半导体存储器件及其操作方法
公开(公告)号：WO2006082695A1
公开(公告)日：2006-08-10
申请号：PCT/JP2006/300041
申请日：2006-01-05
申请人：シャープ株式会社 , 川添豪哉 , 玉井幸夫
发明人：川添豪哉 , 玉井幸夫
IPC分类号： G11C13/00
CPC分类号： G11C13/0021 , G11C13/0002 , G11C13/0007 , G11C13/004 , G11C13/0069 , G11C2213/31
摘要：　高集積化されたメモリセルアレイにおいて、読み出し、書き込み、消去の各動作モード間の移動の際に、ビット線とワード線の電位変化に伴う過渡電流によって生じる消費電流増加を抑制する不揮発性半導体記憶装置を提供する。　パルス印加により抵抗値が可逆的に変化する可変抵抗素子を備えてなる２端子のメモリセルを、行方向及び列方向に夫々複数配列し、同一行の各メモリセルの一方端を共通のワード線ＷＬ１～ＷＬｎに接続し、同一列の各メモリセルの他方端を共通のビット線ＢＬ１～ＢＬｍに接続されたメモリセルアレイ１を備え、選択メモリセルに対する読み出し、書き込み、消去の各メモリ動作の動作期間中に、選択メモリセルに接続しない非選択ワード線と非選択ビット線の両方に対して共通の非選択電圧ＶＷＥ／２を印加する。
摘要翻译：具有高度集成的存储单元阵列的非易失性半导体存储装置，其中由读取，写入和擦除模式之间的移位期间抑制了由于位线和字线的电位变化引起的瞬态电流引起的消耗电流增加。两端存储单元具有可变电阻元件，其电阻值通过脉冲施加可逆地改变。在存储单元阵列（1）中，分别在行方向和列方向上排列多个两端存储单元，并且在相同行上的存储单元的一侧结束连接到公共字线（ WL1-WLn），并且同一列上的存储单元的另一端连接到公共位线（BL1-BLm）。虽然对选择性存储单元执行读取，写入和擦除操作，但是常用的非选择性电压V IN / W 2施加于非选择性字线和非选择性字线记忆单元

3. 发明申请

WO2006120903A1 不揮発性半導体記憶装置审中-公开
标题翻译：非易失性半导体存储器件
公开(公告)号：WO2006120903A1
公开(公告)日：2006-11-16
申请号：PCT/JP2006/308730
申请日：2006-04-26
申请人：シャープ株式会社 , 島岡篤志 , 川添豪哉 , 玉井幸夫
发明人：島岡篤志 , 川添豪哉 , 玉井幸夫
IPC分类号： G11C13/00 , H01L27/10
CPC分类号： G11C13/00 , G11C8/08 , G11C13/0028 , G11C13/0069 , G11C2013/0073 , G11C2013/009 , G11C2213/77 , H01L27/101
摘要：　本発明に記載の不揮発性半導体記憶装置は、メモリセルアレイ３の中から、選択メモリセルＭ０を選択するメモリセル選択回路と、選択ワード線と選択ビット線に対し、行書き込み電圧と列書き込み電圧を各別に印加し、非選択ワード線と非選択ビット線に対し、行書き込み阻止電圧と列書き込み阻止電圧を各別に印加することにより、選択メモリセルＭ０の両端にのみ書き込みに十分な書き込み電圧を印加する書き込み電圧印加回路を備え、書き込み電圧印加回路が、選択メモリセルＭ０に対する書き込み電圧の印加に伴って、選択メモリセルＭ０以外の非選択メモリセルＭ１、Ｍ２の両端に印加された電圧と逆極性の書き込み補償電圧を、非選択メモリセルＭ１、Ｍ２の両端に印加する。
摘要翻译：非易失性半导体存储装置具有从存储单元阵列（3）选择选择的存储单元（M0）的存储单元选择电路; 以及写入电压施加电路，其分别对所选择的字线和选定的位线施加行写入电压和列写入电压，并向未选择的字线施加行写入阻塞电压和列写入阻塞电压，分别是未选择的位线，并施加足以仅写入所选存储单元（M0）的两端的写电压。写入电压施加电路施加写入补偿电压，该补偿电压的极性与施加在除选择的存储单元（M0）以外的未选择的存储单元（M1，M2）两端的电压的极性相反，未选择的存储单元（M1，M2），同时将写入电压施加到所选存储单元（M0）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式