专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2012138016A1 문턱전압 스위칭 물질을 이용한 비휘발성 메모리 소자 및 그 제조 방법 审中-公开
标题翻译：使用阈值电压切换材料的非易失性存储器件及其制造方法
公开(公告)号：WO2012138016A1
公开(公告)日：2012-10-11
申请号：PCT/KR2011/006034
申请日：2011-08-17
申请人： 고려대학교 산학협력단 , 김태근 , 안호명
发明人： 김태근 , 안호명
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： G11C11/34 , G11C13/0002 , H01L29/42332 , H01L29/66825 , H01L29/66833 , H01L29/7881 , H01L29/792
摘要： 본 발명은 비휘발성 메모리 소자 및 그 제조 방법을 개시한다. 본 발명은 종래의 SONOS 구조의 비휘발성 메모리 소자의 블로킹 절연막을, 평상시에 고저항 상태를 유지하다가 문턱전압 이상의 전압이 인가되는 동안에만 저저항 상태로 변화되고 인가되는 전압을 제거하면 다시 고저항 상태로 환원되는 문턱전압 스위칭 물질로 대체하고, 게이트 전극층에 문턱 전압 이상의 전압 펄스를 인가하여, 게이트 전극층으로부터 문턱전압 스위칭 물질로 이루어진 절연막을 통해서 전하 포획층으로 전하를 주입하여 프로그램을 수행한다. 따라서, 본 발명의 비휘발성 메모리 소자는 프로그램시에 터널링을 이용하지 않을뿐만 아니라, 문턱전압 스위칭 물질의 저항 상태를 저저항 상태로 변환하여 프로그램을 수행한 후, 전하 포획층에 포획된 전하를 유지하기 위해서, 문턱전압 스위칭 물질의 저항 상태를 다시 고저항 상태로 변환하기 위한 별도의 전압 펄스를 인가하지 않아도 되므로, 종래의 SONOS 구조의 비휘발성 메모리 소자에 비해서 신속한 프로그램이 가능하다. 또한, 본 발명의 비휘발성 메모리 소자는 프로그램시에 터널링 방식을 이용하지 않으므로, 전하 포획층과 기판 사이의 절연막을 두께를 충분히 두껍게 형성하여 10년 이상의 데이터 보유 특성을 확보할 수 있으므로, 기존의 SONOS 구조의 비휘발성 메모리 소자에 비하여 신뢰성이 높다.
摘要翻译：非易失性存储器件及其制造方法技术领域本发明涉及非易失性存储器件及其制造方法。根据本发明，具有典型SONOS结构的非易失性存储器件的隔离绝缘层被阈值电压切换材料所替代，阈值电压切换材料仅在施加大于阈值电压的电压时变为低电阻状态，同时保持在正常条件下具有高电阻状态，并且当施加的电压被去除时返回到高电阻状态。本发明通过在向栅电极层施加大于阈值电压的电压脉冲之后，通过由阈值电压开关材料形成的绝缘层将电荷从栅电极层注入电荷陷阱层来执行程序。因此，本发明的非易失性存储器件在编程期间不使用隧道，并且将阈值电压切换材料的电阻状态改变为低电阻状态以便运行程序。此外，为了保持陷在电荷陷阱层中的电荷，不需要额外的电压脉冲，以将阈值电压切换材料的电阻状态再次转换为高电阻状态。因此，与具有典型SONOS结构的非易失性存储器件相比，快速编程是可能的。此外，由于本发明的非易失性存储器件在编程期间不使用隧道法，所以可以通过在绝缘层和基片之间形成足够的厚度来获得最少10年的数据保持。因此，与具有典型SONOS结构的非易失性存储器件相比，可以进一步提高可靠性。

2. 发明申请

WO2012026704A2 광결정 패턴이 형성된 반도체 발광 소자 및 그 제조 방법 审中-公开
标题翻译：具有光子晶体图案的半导体发光器件及其制造方法
公开(公告)号：WO2012026704A2
公开(公告)日：2012-03-01
申请号：PCT/KR2011/006033
申请日：2011-08-17
申请人： 고려대학교 산학협력단 , 김태근 , 안호명 , 심재인
发明人： 김태근 , 안호명 , 심재인
IPC分类号： H01L33/22 , H01L33/20 , H01L33/38
CPC分类号： H01L33/24 , H01L33/0095 , H01L33/22 , H01L33/32 , H01L33/36 , H01L33/42 , H01L33/58 , H01L2933/0083 , H01L2933/0091
摘要： 본 발명은 2단계로 광결정 패턴이 형성된 반도체 발광 소자 및 그 제조 방법을 개시한다. 본 발명은 반도체층 또는 투명 전극층에 형성된 제 1 광결정 패턴 내부에 제 2 광결정 패턴을 형성하여 광추출 효율을 향상시킨다. 또한, 본 발명은 제 1 광결정 패턴 내부에 나노 스케일의 미세한 제 2 광결정 패턴을 형성하기 위해서 폴리머 비드를 이용한 나노스피어 리소그라피 공정을 이용하였고, 폴리머 비드를 단일층으로 배치하기 위해서 열가소성 수지로 구현되는 트랩핑 레이어를 이용하여 간편하게 폴리머 비드를 단일층으로 형성함으로써, 종래의 나노스피어 리소그라피 공정시 폴리머 비드 사이즈에 따른 공정 변수를 일일이 계산하고 변경하는 불편함을 해소하였다.
摘要翻译：本发明公开了一种具有以两个步骤形成的光子晶体图案的半导体发光器件及其制造方法。本发明通过在形成于半导体层或透明电极层上的第一光子晶体图案中形成第二光子晶体图案来提高光提取效率。此外，本发明使用使用聚合物珠的纳米螺旋光刻工艺在第一光子晶体图案内形成纳米晶细第二光子晶体图案，通过包裹单层的层，并消除具有根据当聚合物珠尺寸改变时，常规纳米球光刻工艺，以计算所述处理参数的不便方便形成聚合物珠。

3. 发明申请

WO2010131824A1 1셀 4비트의 비휘발성 메모리 소자 및 그 제조 방법 审中-公开
标题翻译： 4位单细胞非易失性存储器件及其制造方法
公开(公告)号：WO2010131824A1
公开(公告)日：2010-11-18
申请号：PCT/KR2009/006542
申请日：2009-11-09
申请人： 고려대학교 산학 협력단 , 김태근 , 안호명
发明人： 김태근 , 안호명
IPC分类号： H01L27/115
CPC分类号： H01L29/66825 , G11C11/5678 , G11C13/0004 , H01L21/28273 , H01L21/28282 , H01L27/11521 , H01L27/11568 , H01L27/24 , H01L29/66833 , H01L29/788 , H01L29/792 , H01L45/06 , H01L45/1233 , H01L45/144 , H01L45/1683
摘要： 본 발명은 돌출부가 형성된 기판에 비휘발성 메모리 소자를 구현한다. 본 발명은 돌출부 양측(소오스측 및 드레인측)에 전하 포획층을 형성하고, 소오스 및 드레인에, 전하를 전하 포획층에 프로그램하기 위한 전극(제 1 전극) 및 프로그램 상태를 판독하기 위한 전극(제 2 전극)을 설치한다. 또한, 제 2 전극에는 사전에 프로그램된 상태에 따라서 출력되는 전류량을 조절하는 전류 조절부를 설치한다. 본 발명은 전하 포획층에 전하가 프로그램된 상태에 따라서 OFF 전류 또는 ON 전류가 소오스측 또는 드레인측 제 2 전극, 보다 구체적으로는 제 2 전극에 설치된 전류 조절부로 유입된다. 또한, 전류 조절부는 상변화 물질로 구성된 상변화층들을 내부에 포함하여, 사전에 셋 펄스 및 리셋 펄스를 인가하여 상태를 프로그램할 수 있고, 프로그램된 상태에 따라서 유입되는 OFF 전류 및 ON 전류의 출력량을 조절할 수 있다. 따라서, 전류 조절부로부터 출력되는 전류량을 조사하여 프로그램 상태를 판독할 수 있다. 특히, 본 발명의 바람직한 실시예는 전류 조절부에 2개의 상변화층을 포함시켜 4레벨의 전류 출력이 가능하므로, 소오스측에 2비트의 프로그램이 가능하고, 드레인측에 2비트 프로그램이 가능하여, 하나의 소자 내에서 4비트의 프로그램이 가능한 효과가 있다.
摘要翻译：本发明涉及一种形成突起部的基板上的非易失性存储装置。根据本发明，在突起部分的两侧（源极侧和漏极侧）形成电荷捕获层，以及用于对电荷捕获层中的电荷进行编程的电极（第一电极）和电极（第二电极）读取编程状态安装在源和漏极上。此外，在第二电极上安装用于控制根据先前编程状态输出的电流量的电流控制器。关闭电流或导通电流被输入到源极侧或漏极侧的第二电极，更具体地，根据电荷捕获层中的编程电荷的状态被输入到安装在第二电极上的电流控制器。此外，电流控制器包括由相变材料组成的相变层，由此通过预先施加设定脉冲和复位脉冲对该状态进行编程，并根据该情况控制输入的截止电流和导通电流的输出量编程状态。因此，可以通过检查从电流控制器输出的电流的量来读取编程状态。特别地，在本发明的优选实施例中，可以通过在电流控制器中包括两个相变层来输出4电平电流，从而允许在源极上进行2位编程和在漏极侧进行2位编程。因此，可以在一个设备内执行4位编程。

4. 发明申请

WO2011159001A1 나노 패턴이 형성된 전하 포획층을 포함하는 비휘발성 메모리 소자 및 그 제조 방법 审中-公开
标题翻译：包括纳米图案中的电荷捕获层的非易失性存储器件及其制造方法
公开(公告)号：WO2011159001A1
公开(公告)日：2011-12-22
申请号：PCT/KR2010/008324
申请日：2010-11-24
申请人： 고려대학교 산학협력단 , 김태근 , 안호명
发明人： 김태근 , 안호명
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L27/11568 , H01L21/28282 , H01L29/66833
摘要： 본 발명은 SONOS 구조의 비휘발성 메모리 소자 및 그 제조 방법을 개시한다. 본 발명은, 종래 기술의 SONOS 구조의 비휘발성 메모리 소자가 점점 소형화됨에 따라서 전하 포획층에서 포획되는 전하의 양이 감소하고, 이로 인해서 메모리 소자의 프로그램 상태 및 프로그램 소거 상태를 인지하는 메모리 윈도우 마진을 확보하기 어려운 문제점을 해소하기 위해서, 전하 포획층 중 주로 전하가 포획되는 영역인 전하 포획층과 블로킹 절연막의 접합면에 요철 패턴과 같은 나노 패턴을 형성하였다. 본 발명은 별도의 복잡한 공정의 추가없이, 기존의 SONOS 공정에서 나노 패턴을 형성하는 공정만을 추가함으로써, 전하 포획층 중 전하가 포획되는 영역인 블로킹 절연막과의 계면을 확장하여, 단위 길이당 전하가 포획되는 영역을 증가시킬 수 있게 되었고, 이로 인해, 45nm 이하의 초소형 메모리 소자에서도 큰 메모리 윈도우 마진을 확보할 수 있게 됨으로써, 보다 신뢰성있는 비휘발성 메모리 소자를 제공할 수 있다.
摘要翻译：本发明涉及SONOS非易失性存储器件及其制造方法。为了解决现有技术中较小的SONOS非易失性存储器件的问题，例如，电荷量的减少被俘获在电荷俘获层中，这导致难以确保用于识别程序条件的存储器窗口余量存储器件和程序擦除条件，在电荷俘获层和阻挡绝缘膜之间的接合表面上形成诸如凹凸图案的纳米图案，其中电荷主要在电荷俘获层的其它区域中被困。本发明仅对常规SONOS工艺增加纳米图案形成工艺，而不涉及单独的附加复杂工艺，以扩大电荷捕获层和阻挡绝缘膜之间的界面，其对应于电荷被俘获在电荷俘获层的其他区域中。因此，可以增加每单位长度的电荷捕获面积，并且因此即使在不大于45nm的超小型存储器件中也能够确保足够大的存储窗边缘，从而提供具有较高的非易失性存储器件可靠性。

5. 发明申请

WO2011037297A1 멀티 펑션 4 비트/1 셀 비휘발성 퓨전 메모리 소자 및 그의 제조 방법 审中-公开
标题翻译：多功能4位/ 1单元非易失性存储器件及其制造方法
公开(公告)号：WO2011037297A1
公开(公告)日：2011-03-31
申请号：PCT/KR2009/006544
申请日：2009-11-09
申请人： 고려대학교 산학 협력단 , 김태근 , 안호명
发明人： 김태근 , 안호명
IPC分类号： H01L27/115
CPC分类号： H01L29/7923 , H01L21/28282 , H01L29/4234 , H01L29/42348
摘要： 본 발명의 일 실시예에 따른 멀티 펑션 4 비트/1셀 비휘발성 퓨전 메모리 소자는 반도체 기판, 제 1 터널링 옥사이드와 제 2 터널링 옥사이드, 제 1 전하 포획 영역과 제 2 전하 포획 영역, 제 3 터널링 옥사이드와 제 4 터널링 옥사이드, 제 3 전하 포획 영역과 제 4 전하 포획 영역, 제 5 터널링 옥사이드와 제 6 터널링 옥사이드, 제 5 전하 포획 영역과 제 6 전하 포획 영역, 블로킹 옥사이드, 제 1 게이트, 제 1 절연 옥사이드와 제 2 절연 옥사이드, 저항 변화 영역, 제 2 게이트 및 소오스와 드레인을 포함한다.
摘要翻译：根据本发明的一个实施例，一种多功能4位/ 1单元非易失性融合存储器件包括：半导体衬底; 第一隧道氧化物和第二隧道氧化物; 第一电荷陷阱区和第二电荷陷阱区; 第三隧道氧化物和第四隧道氧化物; 第三电荷陷阱区和第四电荷陷阱区; 第五隧道氧化物和第六隧道氧化物; 第五电荷陷阱区和第六电荷陷阱区; 阻塞氧化物; 第一门第一绝缘氧化物和第二绝缘氧化物; 电阻变化区域; 第二门以及源头和渠道。

6. 发明申请

WO2010143771A1 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자 및 그의 제조 방법 审中-公开
标题翻译：具有三维门的多位非易失性存储器件及其制造方法
公开(公告)号：WO2010143771A1
公开(公告)日：2010-12-16
申请号：PCT/KR2009/003508
申请日：2009-06-29
申请人： 고려대학교 산학 협력단 , 김태근 , 안호명 , 김희동
发明人： 김태근 , 안호명 , 김희동
IPC分类号： H01L27/115
CPC分类号： H01L21/28282 , H01L27/11578 , H01L29/7923
摘要： 본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 반도체 기판, 반도체 기판의 소정의 영역에 육면체 형상으로 형성된 돌출부, 반도체 기판 내에 서로 분리되어 형성된 소오스 및 드레인, 돌출부를 따라서 형성되며, 소오스 및 드레인과 오버랩되도록 형성된 저항 변화 영역, 저항 변화 영역 상에 돌출부를 따라서 형성되며, 소오스 및 드레인과 오버랩되도록 형성된 전하 포획 영역, 전하 포획 영역 상에 상기 돌출부를 따라서 형성된 블로킹 옥사이드 및 블로킹 옥사이드 상에 상기 돌출부를 따라서 형성된 게이트를 포함한다.
摘要翻译：根据本发明的一个实施例的具有三维栅极的多位非易失性存储器件包括：半导体衬底; 在所述半导体衬底的预定区域中形成为六面体形状的突出单元; 在半导体衬底内彼此分离的源极和漏极; 电阻变化区域，沿着突出单元形成并形成为与源极和漏极重叠; 电荷捕捉区，沿着电阻变化区域中的突出单元形成并形成为与源极和漏极重叠; 沿着电荷捕获区域中的突出单元形成的阻挡氧化物; 以及沿阻挡氧化物上的突出单元形成的栅极。

7. 发明申请

WO2010143770A1 멀티 펑션 비휘발성 퓨전 메모리 소자 및 그의 제조 방법 审中-公开
标题翻译：多功能非易失性存储器件及其制造方法
公开(公告)号：WO2010143770A1
公开(公告)日：2010-12-16
申请号：PCT/KR2009/003506
申请日：2009-06-29
申请人： 고려대학교 산학 협력단 , 김태근 , 서유정 , 안호명
发明人： 김태근 , 서유정
IPC分类号： H01L27/115
CPC分类号： H01L21/28282 , H01L29/7923
摘要： 본 발명의 일 실시예에 따른 멀티 펑션 비휘발성 퓨전 메모리 소자는 반도체 기판, 반도체 기판 상에 형성된 제 1 저항 변화 영역, 제 1 저항 변화 영역 상에 형성된 전하 포획 영역, 전하 포획 영역 상에 형성된 제 2 저항 변화 영역, 제 2 저항 변화 영역 상에 형성된 게이트 및 반도체 기판 내에 서로 분리되어 형성된 소오스와 드레인을 포함한다.
摘要翻译：根据本发明的一个实施例的多功能非易失性融合存储器件包括：半导体衬底; 形成在所述半导体基板上的第一电阻变化区域; 形成在所述第一电阻变化区上的电荷捕获区; 形成在电荷捕获区上的第二电阻变化区; 形成在第二电阻变化区上的栅极; 以及在半导体衬底内彼此分离的源极和漏极。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式