会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 42. 发明申请
    • ELECTRONIC DEVICE AND METHOD FOR STATE RETENTION
    • 用于状态保持的电子设备和方法
    • WO2014108740A1
    • 2014-07-17
    • PCT/IB2013/050178
    • 2013-01-09
    • FREESCALE SEMICONDUCTOR, INC.PRIEL, MichaelFLESHEL, LeonidKUZMIN, Dan
    • PRIEL, MichaelFLESHEL, LeonidKUZMIN, Dan
    • G06F13/14G06F13/38
    • G01R31/3177G01R31/318533G01R31/318536G01R31/318555G01R31/318558G01R31/318575G06F1/3243G06F1/3275G06F3/0625G06F3/064G06F3/0653G06F9/3869G06F11/1402G06F13/14G06F13/38G11C7/1036G11C19/28
    • An electronic device (10) comprising a set of two or more scan chains (C0, C1) and a memory unit (MEM) is described. Each of the scan chains (C0, C1) has an input end and an output end, which are opposite ends of the respective scan chain, and each of the scan chains (C0, C1, C2) comprises a sequence of stateful elements (F3, F2, F1, F0) connected in series between the input end and the output end, and each of the scan chains (C0, C1) is arranged to hold a string (ABCDEFGH; IJKLMN) having a length identical to the length of the respective scan chain (C0; C1), namely identical to the number of stateful elements of the chain. The strings of the scan chains (C0, C1 ) are shifted in parallel from the scan chains (C0, C1) into the memory unit (MEM) via the respective output ends in a store operation (S1— S8) and back from the memory unit (MEM) into the respective scan chains (C0, C1) via the respective input ends in a restore operation (S9—S16). The store operation and the restore operation each comprise at least NO elementary downstream shift operations. The set of scan chains (C0, C1) includes a short chain (C1) and a detour chain (C0; C1), wherein the short chain (C1) has a length N1 shorter than NO, and the electronic device (10) comprises a buffer chain (B1) with a length of K = N0 - N1, which has an input end and an output end, which are opposite ends of the buffer chain (B1), with the output end of the short chain (C0) connected or connectable to the input end of the buffer chain (B1 ) and the output end of the buffer chain (B1) connected or connectable to the memory unit (MEM). The buffer chain (B1) is provided at least partly by the detour chain (C0; C1). A method of operating the electronic device (10) is also proposed.
    • 描述了包括一组两个或更多个扫描链(C0,C1)和存储单元(MEM)的电子设备(10)。 每个扫描链(C0,C1)具有作为相应扫描链的相对端的输入端和输出端,并且每个扫描链(C0,C1,C2)包括一系列有状态元件(F3 ,F2,F1,F0),并且每个扫描链(C0,C1)被布置成保持具有与所述输入端和输出端的长度相同的长度的串(ABCDEFGH; IJKLMN) 相应的扫描链(C0; C1),即与链的有状态元素的数量相同。 扫描链(C0,C1)的串在存储操作(S1- S8)中经由相应的输出端从扫描链(C0,C1)并行移位到存储单元(MEM)中并从存储器返回 单元(MEM)在恢复操作中通过相应的输入端进入相应的扫描链(C0,C1)(S9-S16)。 存储操作和恢复操作每个至少包括没有基本的下游移位操作。 扫描链(C0,C1)组包括短链(C1)和绕行链(C0; C1),其中短链(C1)具有比NO短的长度N1,电子装置(10)包括 具有长度为K = N0-N1的缓冲链(B1),其具有作为缓冲链(B1)的相对端的输入端和输出端,短链(C0)的输出端连接 或可连接到缓冲链(B1)的输入端和连接或连接到存储器单元(MEM)的缓冲链(B1)的输出端。 缓冲链(B1)至少部分地由迂回链(C0; C1)提供。 还提出了一种操作电子设备(10)的方法。
    • 47. 发明申请
    • 計算機システムおよびデータ入出力方法
    • 计算机系统和数据输入/输出方法
    • WO2013118243A1
    • 2013-08-15
    • PCT/JP2012/052619
    • 2012-02-06
    • 株式会社日立製作所大山 一浩横内 弘
    • 大山 一浩横内 弘
    • G06F13/10G06F3/06G06F13/14
    • G06F3/0635G06F3/061G06F3/0653G06F3/0658G06F3/067G06F3/0689
    •  ストレージ装置は、サーバと通信可能な複数のポートと、複数のプロセッサコアと、複数のLU(Logical Unit)とを有する。ポート毎に、ポートが受信したI/O要求を受けるプロセッサコアであるポート担当コアが決まっており、LU毎に、I/Oを担当するプロセッサコアであるLU担当コアが決まっている。LU担当コアは、動的に変更することがある。サーバは、LU担当コアの識別情報を定期的にストレージ装置から取得する。サーバは、I/O要求を送信する場合に、送信対象のI/O要求で指定されたLUであるI/O先LUへの複数のパスから、LU担当コアとポート担当コアとが同一のプロセッサコアであるパスである非クロスコールパスを選択し、選択したパスを介して送信対象のI/O要求を送信する。
    • 提供了包括能够与服务器,多个处理器核心和多个逻辑单元(LU)通信的多个端口的存储设备。 端口相关核心被分配给每个端口作为处理器核心,用于接收由端口接收的I / O请求,并且将LU相关联的核分配给每个LU作为与I / O相关联的处理器核心 。 LU相关内核可能会动态变化。 服务器定期从存储设备获取与LU相关联的核心的识别信息。 当发送I / O请求时,服务器从多个路径中选择一个非交叉呼叫路径,其是与LU相关联的核心和端口相关联的核心是相同的处理器核心的路径 / O目的地LU,它是要发送的I / O请求中指定的LU,并发送通过所选路径发送的I / O请求。