专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明申请

WO2014116496A1 METAL-INSULATOR-METAL CAPACITOR FORMATION TECHNIQUES 审中-公开
标题翻译：金属绝缘体 - 金属电容器形成技术
公开(公告)号：WO2014116496A1
公开(公告)日：2014-07-31
申请号：PCT/US2014/011856
申请日：2014-01-16
申请人： INTEL CORPORATION , KOBRINSKY, Mauro J. , BRISTOL, Robert L. , MAYBERRY, Michael C.
发明人： KOBRINSKY, Mauro J. , BRISTOL, Robert L. , MAYBERRY, Michael C.
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01L28/60 , H01L21/0337 , H01L27/224 , H01L28/82
摘要： Techniques and structure are disclosed for providing a MIM capacitor having a generally corrugated profile. The corrugated topography is provisioned using sacrificial, self-organizing materials that effectively create a pattern in response to treatment (heat or other suitable stimulus), which is transferred to a dielectric material in which the MIM capacitor is formed. The self-organizing material may be, for example, a layer of directed self-assembly material that segregates into two alternating phases in response to heat or other stimulus, wherein one of the phases then can be selectively etched with respect to the other phase to provide the desired pattern. In another example case, the self-organizing material is a layer of material that coalesces into isolated islands when heated. As will be appreciated in light of this disclosure, the disclosed techniques can be used, for example, to increase capacitance per unit area, which can be scaled by etching deeper capacitor trenches/holes.
摘要翻译：公开了用于提供具有大体波形轮廓的MIM电容器的技术和结构。使用牺牲性自组织材料提供波纹形状，其有效地产生响应于被形成MIM电容器的介电材料的处理（热或其它合适的刺激）的图案。自组织材料可以是例如响应于热或其它刺激而分离成两个交替相的定向自组装材料层，其中相中的一个相可以相对于另一相被选择性地蚀刻到提供所需的图案。在另一个例子中，自组织材料是在加热时聚结成孤岛的材料层。根据本公开将会理解，所公开的技术可以用于例如增加每单位面积的电容，其可以通过蚀刻更深的电容器沟槽/孔来缩放。

32. 发明申请

WO2014039565A1 LOW COST PROGRAMMABLE MULTI-STATE DEVICE 审中-公开
标题翻译：低成本可编程多状态器件
公开(公告)号：WO2014039565A1
公开(公告)日：2014-03-13
申请号：PCT/US2013/058075
申请日：2013-09-04
申请人： QUALCOMM INCORPORATED
发明人： LI, Xia , KANG, Seung H.
IPC分类号： H01L23/525 , H01L27/22 , H01L43/08 , H01L43/12
CPC分类号： G11C17/02 , G11C11/005 , G11C11/5607 , G11C11/5692 , G11C17/00 , G11C17/14 , G11C17/16 , G11C17/165 , H01L23/5252 , H01L23/5256 , H01L27/22 , H01L27/224 , H01L43/08 , H01L43/12 , H01L2924/0002 , H01L2924/00
摘要： A one time programmable (OPT) and multiple time programmable (MTP) structure is constructed in a back end of line (BEOL) process using only one, two or three masks. The OTP/MTP structure can be programmed in one of three states, a preprogrammed high resistance state, and a programmable low resistance state and a programmable very high resistance state. In the programmable low resistance state, a barrier layer is broken down during an anti-fuse programming so that the OTP/MTP structure exhibits resistance in the hundred ohm order of magnitude. In the very high resistance state a conductive fuse is blown open during programming so that the OTP/MTP structure exhibits resistance in the mega-ohm order of magnitude. The OTP/MTP structure may include a magnetic tunnel junction (MTJ) structure or a metalinsulator- metal (MIM) capacitor structure.
摘要翻译：仅使用一个，两个或三个掩模，在后端（BEOL）过程中构造了一次性可编程（OPT）和多时间可编程（MTP）结构。 OTP / MTP结构可以编程为三种状态之一，预编程高电阻状态，可编程低电阻状态和可编程非常高电阻状态。在可编程低电阻状态下，在抗熔丝编程期间阻挡层被分解，使得OTP / MTP结构呈现出百欧姆量级的电阻。在非常高的电阻状态下，在编程期间导通熔丝被断开，使得OTP / MTP结构呈现以兆欧姆数量级的电阻。 OTP / MTP结构可以包括磁隧道结（MTJ）结构或金属绝缘体金属（MIM）电容器结构。

33. 发明申请

WO2012169850A3 3-DIMENSIONAL NON-VOLATILE MEMORY DEVICE AND METHOD OF MANUFACTURING SAME 审中-公开
标题翻译：三维非易失性存储器装置及其制造方法
公开(公告)号：WO2012169850A3
公开(公告)日：2013-04-04
申请号：PCT/KR2012004582
申请日：2012-06-11
申请人： UNIV SEOUL NAT R & DB FOUND , HWANG CHEOL SEONG , SEOK JUN YEONG
发明人： HWANG CHEOL SEONG , SEOK JUN YEONG
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/2481 , H01L23/528 , H01L27/0688 , H01L27/101 , H01L27/224 , H01L27/228 , H01L27/2409 , H01L27/2436 , H01L27/2454 , H01L43/02 , H01L43/08 , H01L43/10 , H01L43/12 , H01L45/04 , H01L45/06 , H01L45/08 , H01L45/085 , H01L45/122 , H01L45/1233 , H01L45/1253 , H01L45/143 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/16 , H01L45/1608
摘要： Embodiments according to the present invention relate to a 3-dimensional non-volatile memory device and a method of manufacturing same. The 3-dimensional non-volatile memory device according to an embodiment includes: a plurality of conductive lines spaced apart from each other in parallel; a plurality of flat plates crossing the plurality of conductive lines, and being spaced apart from each other in parallel; and non-volatile information storage layer patterns respectively disposed between intersecting areas of the plurality of conductive lines and the plurality of conductive flat plates.
摘要翻译：根据本发明的实施例涉及一种三维非易失性存储器件及其制造方法。根据实施例的三维非易失性存储器件包括：彼此间隔开的多条导线; 与所述多条导线交叉并且彼此平行间隔开的多个平板; 以及非易失性信息存储层图案，分别设置在所述多条导线和所述多个导电平板的交叉区域之间。

34. 发明申请

WO2013024444A1 MICROELECTRONIC DEVICE 审中-公开
标题翻译：微电子设备
公开(公告)号：WO2013024444A1
公开(公告)日：2013-02-21
申请号：PCT/IB2012/054154
申请日：2012-08-15
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , IBM UNITED KINGDOM LIMITED , IBM (CHINA) INVESTMENT COMPANY LIMITED , VIRWANI, Kumar , GOPALAKRISHNAN, Kailash , SHENOY, Rohit, Sudhir , BETHUNE, Donald, Stimson , KELLOCK, Andrew, John
发明人： VIRWANI, Kumar , GOPALAKRISHNAN, Kailash , SHENOY, Rohit, Sudhir , BETHUNE, Donald, Stimson , KELLOCK, Andrew, John
IPC分类号： H01L27/10 , H01L29/82 , H01L29/86 , H01L21/768
CPC分类号： H01L29/872 , G11C13/003 , G11C2029/5002 , G11C2029/5006 , G11C2213/72 , H01L27/1021 , H01L27/224 , H01L27/2427 , H01L45/141 , H01L45/1616
摘要： A crystalline semiconductor Schottky barrier- like diode sandwiched between two conducting electrodes is in series with a memory element, a word line and a bit line, wherein the setup provides voltage margins greater than IV and current densities greater than 5x106 A/cm2. This Schottky barrier-like diode can be fabricated under conditions compatible with low- temperature BEOL semiconductor processing, can supply high currents at low voltages, exhibits high on-off ratios, and enables large memory arrays.
摘要翻译：夹在两个导电电极之间的晶体半导体肖特基势垒状二极管与存储元件，字线和位线串联，其中，该设置提供大于IV的电压裕度和大于5×10 6 A / cm 2的电流密度。这种肖特基势垒状二极管可以在与低温BEOL半导体处理兼容的条件下制造，可以在低电压下提供高电流，具有高开关比，并且可以实现大型存储器阵列。

35. 发明申请

WO2012036282A1 磁気抵抗効果素子及び磁気ランダムアクセスメモリ审中-公开
标题翻译：磁性元件和磁性随机存取存储器
公开(公告)号：WO2012036282A1
公开(公告)日：2012-03-22
申请号：PCT/JP2011/071254
申请日：2011-09-16
申请人：株式会社東芝 , 中山昌彦 , 與田博明 , 岸達也 , 小瀬木淳一 , 甲斐正 , 相川尚徳 , 池川純夫
发明人：中山　昌彦 , 與田　博明 , 岸　達也 , 小瀬木　淳一 , 甲斐　正 , 相川　尚徳 , 池川　純夫
IPC分类号： H01L21/8246 , G11C11/15 , H01L27/105 , H01L29/82 , H01L43/08
CPC分类号： H01L43/02 , G11C11/161 , G11C11/1655 , G11C11/1659 , G11C11/1675 , G11C11/1693 , H01F10/123 , H01F10/325 , H01F10/3254 , H01F10/3272 , H01F10/3286 , H01F10/329 , H01L27/224 , H01L27/228 , H01L43/08
摘要：　本実施形態の磁気抵抗効果素子は、磁化が膜面に対して略垂直でかつ可変の第１強磁性層１２と、磁化が膜面に対して略垂直でかつ不変の第２強磁性層１６と、第１強磁性層と第２強磁性層との間に設けられる第１非磁性層１４と、第２強磁性層に対して第１非磁性層と反対側に設けられ、膜面に略平行な磁化を有し、スピン偏極された電子が注入されることにより回転磁界を発生する第３強磁性層２０と、第２強磁性層と第３強磁性層との間に設けられる第２非磁性層１８と、を備え、第３強磁性層から第２強磁性層を介して第１強磁性層に向かう方向および第１強磁性層から第２強磁性層を介して第３強磁性層に向かう方向のうちの一方の方向に第１電流を流すことにより第３強磁性層から発生する回転磁界によって第１強磁性層の磁化が反転可能であり、一方の方向に第１電流と異なる電流密度を有する第２電流を流し第２強磁性層によってスピン偏極された電子によって第１強磁性層の磁化が、第１電流を流した場合と異なる方向に反転可能である。
摘要翻译：该磁阻元件包括：具有基本上垂直于膜表面的可变磁化强度的第一铁磁层（12）具有基本上垂直于膜表面的不变磁化的第二铁磁层（16）; 设置在第一铁磁层和第二铁磁层之间的第一非磁性层（14）第三铁磁层（20），其从所述第一非磁性层设置在所述第二铁磁层的相反侧上，所述第三铁磁层具有基本上平行于所述膜表面的磁化，并且通过注入自旋极化电子产生旋转磁场; 以及设置在第二铁磁层和第三铁磁层之间的第二非磁性层（18）。第一铁磁层的磁化可以通过旋转磁场来反转，该旋转磁场是从第三铁磁层产生的，通过使第一电流沿着从第三铁磁层穿过第二铁磁层的方向朝向第一铁磁体或者在从第一铁磁层穿过第二铁磁层朝向第三铁磁层的方向上。类似地，第一铁磁层的磁化可以反向到不同于通过施加具有与第一电流在同一方向上具有不同电流密度的第二电流施加第一电流而获得的电流的方向，并产生电子，已被第二铁磁层自旋极化。

36. 发明申请

WO2010064476A1 磁気メモリー素子及び不揮発性記憶装置审中-公开
标题翻译：磁记忆元件和非易失存储器件
公开(公告)号：WO2010064476A1
公开(公告)日：2010-06-10
申请号：PCT/JP2009/064771
申请日：2009-08-25
申请人：富士電機ホールディングス株式会社 , 荻本泰史
发明人：荻本　泰史
IPC分类号： H01L21/8246 , G11C11/15 , H01L27/105 , H01L43/08
CPC分类号： H01L27/224 , G11C11/16 , G11C11/161 , G11C11/1659 , G11C11/1675 , H01L43/08
摘要：　フリー層５、非磁性層４、ピン層３からなるスピンバルブ構造を有する磁気メモリー素子８であり、フリー層５が、前記非磁性層４側から第１磁性層５１、中間層５２、第２磁性層５３の３層構造からなり、第１磁性層５１が強磁性体、中間層５２が非磁性体、第２磁性層５３が、記憶保持温度域において磁気補償点を有するＮ型フェリ磁性体からなり、第１磁性層と前記第２磁性層の磁化の向きが、前記磁気補償点Ｔｃｏｍｐより低温において互いに平行である。
摘要翻译：提供了具有由自由层（5），非磁性层（4）和销层（3）形成的自旋阀结构的磁存储元件（8）。自由层（5）具有从非磁性层（4）观察的依次排列的第一磁性层（51），中间层（52）和第二磁性层（53）的三层结构。第一磁性层（51）由铁磁材料制成。中间层（52）由非磁性材料制成。第二磁性层（53）由在存储保持温度区域中具有磁补偿点的N型亚铁磁材料制成。第一磁性层和第二磁性层的磁化方向在低于磁补偿点Tcomp的温度下彼此平行。

37. 发明申请

WO2009078202A1 磁気メモリー素子、その駆動方法及び不揮発性記憶装置审中-公开
标题翻译：磁记忆元件，用于驱动磁记忆元件的方法和非易失存储器件
公开(公告)号：WO2009078202A1
公开(公告)日：2009-06-25
申请号：PCT/JP2008/065410
申请日：2008-08-28
申请人：富士電機ホールディングス株式会社 , 荻本泰史 , 川上春雄
发明人：荻本泰史 , 川上春雄
IPC分类号： H01L21/8246 , G11C11/15 , H01L27/105 , H01L43/08
CPC分类号： H01L43/08 , G11C7/04 , G11C11/1659 , G11C11/1675 , H01L27/224
摘要：　クロスポイント型メモリを実現するために、フリー層５と、非磁性層４と、ピン層３とを備えるスピンバルブ構造を有する磁気メモリー素子１０であり、フリー層５の一方の面に別の非磁性層６を備え、さらにその別の非磁性層６をフリー層５ともに挟むように磁気特性が温度に応じて変化する磁性材料の磁気変化層７を備える。磁気変化層は、温度に応じて磁化が増大し、かつ磁化方向が膜面に斜めとなる磁性層を設けるものとすることもできる。
摘要翻译：磁存储元件（10）设置有具有自由层（5），非磁性层（4）和引脚层（3）的自旋阀结构，以提供交叉点型存储器。磁存储元件在自由层（5）的一个表面上设置有另一非磁性层（6），此外，磁性变化层（7）的磁特性根据温度而变化，以将非磁性层（6）夹在中间）与自由层（5）。在磁性变化层中，磁化强度随温度而增加，其中磁化方向与膜表面对角的磁性层可以设置在其上。

38. 发明申请

WO2007032149A1 磁性多層膜ドットを用いた高周波デバイス审中-公开
标题翻译：采用磁性多层薄膜点的高频器件
公开(公告)号：WO2007032149A1
公开(公告)日：2007-03-22
申请号：PCT/JP2006/314663
申请日：2006-07-25
申请人：国立大学法人九州大学 , 能崎幸雄 , 松山公秀
发明人：能崎幸雄 , 松山公秀
IPC分类号： H01P7/00 , H01L21/8246 , H01L27/105 , H01L29/82 , H01L43/08 , H01P1/218
CPC分类号： H01P1/215 , G11C11/16 , G11C15/02 , G11C15/046 , H01L27/224
摘要：　磁性多層膜ドットを用いた従来に無い各種の高周波デバイスを提供する。磁性多層膜ドット１として、磁性層３と非磁性層５とが交互に積層されて構成された高周波素子を用いる。磁性多層膜ドット１を構成する複数の磁性層３は、すべて単磁区に磁化された状態で、磁性層３の磁化方向がすべて一致する平行状態と磁性層３の磁化方向が交互に異なる反平行状態とを安定して維持できる膜厚寸法、形状及び磁気特性をそれぞれ有している。磁性層３の磁化方向がすべて一致する平行状態にあるときの共鳴周波数と、磁性層３の磁化方向が交互に異なる反平行状態にあるときの共鳴周波数は異なる。磁化状態を変えることにより、磁性多層膜ドット１の共鳴周波数を変えれば、フィルタのフィルタ周波数を変える。
摘要翻译：提供了使用磁性多层膜点不可用的各种高频器件。作为磁性多层膜点1，使用通过交替层叠磁性层3和非磁性层5而形成的高频元件。构成磁性多层膜的点1的多个磁性层3的都在在一个单一的磁畴被磁化的状态下，平行状态和磁性层3的反平行磁化方向，其中所述磁性层3匹配的磁化方向都交替地不同形状和磁性能可稳定地保持薄膜的状态和厚度。当谐振频率，磁性层3的磁化方向反平行交替不同的谐振频率时在平行状态，其中磁性层3匹配的磁化方向都不同。通过改变磁化状态，如果磁性多层膜点1的谐振频率改变，则滤波器的滤波器频率改变。

39. 发明申请

WO2006041430A1 DATA STORAGE DEVICE AND METHOD OF FORMING THE SAME 审中-公开
标题翻译：数据存储装置及其形成方法
公开(公告)号：WO2006041430A1
公开(公告)日：2006-04-20
申请号：PCT/US2004/030593
申请日：2004-09-17
申请人： HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P. , PERNER, Frederick A. , VAN BROCKLIN, Andrew L. , JACKSON, Warren B.
发明人： PERNER, Frederick A. , VAN BROCKLIN, Andrew L. , JACKSON, Warren B.
IPC分类号： G11C11/16
CPC分类号： G11C8/14 , G11C11/16 , G11C2213/72 , H01L27/224
摘要： A resistive cross point memory cell array comprising a plurality of word lines (14), a plurality of bit lines (16), a plurality of cross points formed by the word lines (14) and the bit lines (16), and a plurality of memory cells (18), each of the memory cells (18) being located at a different one of the cross points, wherein a first bit line (16) comprises a distributed series diode along an entire length of the bit line (16) such that each of the associated memory cells (18) located along the first bit line (16) is coupled between the distributed series diode and an associated word line (14).
摘要翻译：一种电阻交叉点存储单元阵列，包括多个字线（14），多个位线（16），由字线（14）和位线（16）形成的多个交叉点，以及多个的存储器单元（18）中，每个存储器单元（18）位于交叉点的不同的一个处，其中第一位线（16）包括沿着位线（16）的整个长度的分布式串联二极管，使得沿着第一位线（16）定位的每个相关联的存储器单元（18）耦合在分布式串联二极管和相关联的字线（14）之间。

40. 发明申请

WO2005067052A1 磁気記憶セルおよび磁気メモリデバイス审中-公开
标题翻译：磁记忆体和磁记忆体装置
公开(公告)号：WO2005067052A1
公开(公告)日：2005-07-21
申请号：PCT/JP2004/000008
申请日：2004-01-05
申请人： TDK株式会社 , 原谷進 , 古賀啓治 , 江﨑城一朗
发明人：原谷進 , 古賀啓治 , 江﨑城一朗
IPC分类号： H01L27/10
CPC分类号： H01L27/224 , G11C11/15
摘要：この発明に係る磁気記憶セルは、対向配置された板状磁性層（３１ａ，３１ｂ）、各板状磁性層（３１ａ，３１ｂ）の対向する各端部間に形成された第１，第２の柱状磁性層（３２ａ，３２ｂ）、および各板状磁性層（３１ａ，３１ｂ）の対向する中央部間に形成された第３の柱状磁性層（３２ｃ）における第３の柱状磁性層（３２ｃ）を基準として第１の柱状磁性層（３２ａ）側の各磁性層で構成された第１の環状磁性層（４ａ）と、第２の柱状磁性層（３２ｂ）側の各磁性層で構成された第２の環状磁性層（４ｂ）とを備え、第３の柱状磁性層（３２ｃ）の断面積をＳ、その高さをＨとしたときの、アスペクト比（Ｈ／√（Ｓ））が１．２以上２．０以下の範囲内に規定されている。この構成により、この磁気記憶セル（１）を用いた磁気メモリデバイスにおいて、各感磁層（１４ａ，１４ｂ）の磁化方向を誤って反転させるという事態を防止することができる。
摘要翻译：一种磁记录单元，包括彼此相对的平板状磁性层（31a，31b），形成在相对的平面状磁性层（31a，31b）的相对的两端的第一和第二柱状磁性层（32a，32b）第一环状磁性层（4a），其相对于第三柱状磁性层（32c）在第一柱状磁性层（32a）的一侧由磁性层构成，所述第三柱状磁性层形成在相对的层状磁性层（31a，31b）和由第二柱状磁性层（32b）侧的磁性层构成的第二环状磁性层（4b）。第三柱状磁性层（32c）的截面S与其高度H的纵横比（H /√（S））限制在1.2〜2.0的范围内。因此，包括这种磁存储单元（1）的磁存储器件不会使每个磁敏层（14a，14b）的磁化方向错误地反转。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式