专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明申请

WO2009031001A3 VERTICAL IGBT AND METHOD OF MANUFACTURING THE SAME 审中-公开
标题翻译：垂直IGBT及其制造方法
公开(公告)号：WO2009031001A3
公开(公告)日：2009-06-04
申请号：PCT/IB2008002268
申请日：2008-09-02
申请人： TOYOTA MOTOR CO LTD , FUKAMI TAKESHI
发明人： FUKAMI TAKESHI
IPC分类号： H01L29/739 , H01L21/331 , H01L29/06
CPC分类号： H01L29/7395 , H01L29/0657 , H01L29/66333
摘要： A semiconductor device 100, a vertical IGBT, includes a collector electrode 2, a p+-type collector layer 4, an n+-type buffer layer 6, an n--type drift layer 8, a p--type body region 10, an n+-type emitter region 12, a gate electrode 18, and an emitter electrode 14. The semiconductor device 100 includes uneven portions 32 in a back surface, each of which includes a recessed portion 28 and a protrusion portion 30. A gap L2 between bottom faces of the adjacent recessed portions 28 is 70% of or smaller than a thickness L1 of the buffer layer 6. Therefore, the buffer layer 6 is continuously formed, at a certain depth from the bottom faces of the recessed portions.
摘要翻译：半导体器件100，垂直IGBT，包括集电极2，p +型集电极层4，n +型缓冲层6，n型漂移层8，p型体区10， n +型发射极区域12，栅极电极18和发射极电极14.半导体器件100包括背面的不平坦部分32，每个部分包括凹部28和突出部分30.底部相邻的凹部28的面为缓冲层6的厚度L1的70％以下。因此，缓冲层6与凹部的底面一定深度连续地形成。

22. 发明申请

WO2007015903A2 HIGH VOLTAGE NON PUNCH THROUGH IGBT FOR SWITCH MODE POWER SUPPLIES 审中-公开
标题翻译：用于切换模式电源的IGBT的高电压非直流电源
公开(公告)号：WO2007015903A2
公开(公告)日：2007-02-08
申请号：PCT/US2006028005
申请日：2006-07-19
申请人： INT RECTIFIER CORP , FRANCIS RICHARD , NG CHIU
发明人： FRANCIS RICHARD , NG CHIU
IPC分类号： H01L21/332
CPC分类号： H01L29/7395 , H01L29/0834 , H01L29/41725 , H01L29/66333 , Y10S438/904
摘要： A process for forming an NPT IGBT in a thin N type silicon wafer in which the bottom surface of a thin silicon wafer (100 microns thick or less) has a shallow reduced lifetime region in its bottom formed by a light species atom implant to a depth of less than about 2.5 microns. A P + transparent collector region about 0.5 microns deep is formed in the bottom of the damaged region by a boron implant. A collector contact of A1/Ti/NiV and Ag is sputtered onto the collector region and is annealed at 200°C to 400°C for 30 to 60 minutes. A pre-anneal step before applying the collector metal can be carried out in vacuum at 300°C to 400°C for 30 to 60 seconds.
摘要翻译：一种用于在薄N型硅晶片中形成NPT IGBT的工艺，其中薄硅晶片的底表面（100微米厚或更小）在其底部具有浅的生命周期区域，其通过光物质原子注入形成深度小于约2.5微米。通过硼注入在损伤区域的底部形成约0.5微米深的P + 将Al / Ti / NiV和Ag的集电极触点溅射到集电极区域，并在200℃至400℃下退火30至60分钟。在施加集电体金属之前的预退火步骤可以在300℃至400℃的真空中进行30至60秒。

23. 发明申请

WO2006063478A1 LEISTUNGSHALBLEITER 审中-公开
标题翻译：功率半导体
公开(公告)号：WO2006063478A1
公开(公告)日：2006-06-22
申请号：PCT/CH2005/000737
申请日：2005-12-09
申请人： ABB TECHNOLOGY AG , RAHIMO, Munaf , KOPTA, Arnost , LINDER, Stefan
发明人： RAHIMO, Munaf , KOPTA, Arnost , LINDER, Stefan
IPC分类号： H01L29/739 , H01L29/08
CPC分类号： H01L29/66333 , H01L29/0834 , H01L29/7395
摘要： Zur Herstellung eines Leistungshalbleiter (1) für den Betrieb bei hohen Blockierspannungen wird auf einer niedrig-dotierten Schicht (6) mit einer Dotierung eines ersten Ladungsträgertyps eine mittel-dotierte Schicht (7) desselben Ladungsträgertyps erzeugt. An derjenigen Seite der mittel-dotierten Schicht (7), welche der niedrig-dotierten Schicht (6) abgewandt ist, wird eine hoch dotierte Schicht (8) erzeugt, von welcher hoch dotierten Schicht (8) ein im fertigen Halbleiter verbleibender Teil mit hoher Dotierung eine zweite Stoppschicht (4) bildet, wobei die Dotierung der hoch dotierten Schicht (8) höher ist als die Dotierung der mittel-dotierten Schicht (7). Anschliessend wird eine Elektrode (5) in die hoch dotierte Schicht (8) eindiffundiert. Der im fertigen Halbleiter verbleibende Teil mit niedriger Dotierung bildet die Driftschicht (2) und der verbleibende mitteldotierte Teil die erste Stoppschicht (3).
摘要翻译：在高的阻塞电压产生用于操作的功率半导体（1）产生具有一个第一载流子类型的掺杂，掺杂介质层（7）的低掺杂层上的相同的载流子类型（6）。在掺杂的介质层的侧面（7）的背离（6），（8）中产生的高掺杂层中的低掺杂层远离该重掺杂层（8）在具有高剩余部分完成的半导体掺杂形成第二阻挡层（4），其中，所述高度掺杂层（8）的掺杂比（7）掺杂介质层的掺杂更高。随后，将电极（5）在高杂质浓度层（8）被扩散。在完成的半导体具有低杂质的剩余部分形成所述漂移层（2），剩余的介质掺杂部，第一停止层（3）。

24. 发明申请

WO03058684A3 HIGH VOLTAGE POWER MOSFET HAVING A VOLTAGE SUSTAINING REGION AND DIFFUSION FROM REGIONS OF OPPOSITELY DOPED POLYSILICON 审中-公开
标题翻译：具有电压持续区域的高压功率MOSFET和来自不同掺杂多晶硅的区域的扩散
公开(公告)号：WO03058684A3
公开(公告)日：2003-10-02
申请号：PCT/US0241809
申请日：2002-12-30
申请人： GEN SEMICONDUCTOR INC
发明人： BLANCHARD RICHARD A
IPC分类号： H01L21/331 , H01L21/22 , H01L21/225 , H01L21/329 , H01L21/336 , H01L29/06 , H01L29/10 , H01L29/732 , H01L29/78 , H01L29/76 , H01L21/66
CPC分类号： H01L29/7802 , H01L21/2257 , H01L29/0634 , H01L29/0649 , H01L29/1095 , H01L29/66333 , H01L29/66712 , H01L29/7395
摘要： A method is provided for forming a power semiconductor device. The method begins by providing a substrate of a first (2) or second conductivity (1) type and then forming a voltage sustaining region on the substrate (1). The voltage sustaining region is formed by depositing an epitaxial layer of a first conductivity type on the substrate (1) and forming at least one trench (520) in the epitaxial layer. A first layer of polysilicon (512) having a second dopant of the second conductivity type is deposited in the trench (520). The second dopant is diffused to form a doped epitaxial region adjacent to the trench (520) and in the epitaxial layer. A second layer of polysilicon (510) having a first dopant of the first conductivity type is subsequently deposited in the trench (520). The first and second dopants respectively located in the second and first layers of polysilicon (512) are interdiffused to achieve electrical compensation in the first and second layers of polysilicon (512). Finally, at least one region of the second conductivity type is formed over the voltage sustaining region to define a junction therebetween.
摘要翻译：提供了形成功率半导体器件的方法。该方法开始于提供第一（2）或第二导电（1）类型的衬底，然后在衬底（1）上形成电压维持区域。通过在衬底（1）上沉积第一导电类型的外延层并在外延层中形成至少一个沟槽（520）形成电压维持区。具有第二导电类型的第二掺杂剂的第一多晶硅层（512）沉积在沟槽520中。第二掺杂剂被扩散以形成邻近沟槽（520）和外延层中的掺杂外延区域。具有第一导电类型的第一掺杂剂的第二多晶硅层（510）随后沉积在沟槽520中。分别位于第二和第一多晶硅层（512）中的第一和第二掺杂剂是相互扩散的，以在多晶硅的第一和第二层（512）中实现电补偿。最后，在电压维持区域上形成第二导电类型的至少一个区域以限定它们之间的接合。

25. 发明申请

WO2015160393A1 IGBT STRUCTURE FOR WIDE BAND-GAP SEMICONDUCTOR MATERIALS 审中-公开
标题翻译：宽带带隙半导体材料的IGBT结构
公开(公告)号：WO2015160393A1
公开(公告)日：2015-10-22
申请号：PCT/US2015011015
申请日：2015-01-12
申请人： CREE INC
发明人： PALA VIPINDAS , VAN BRUNT EDWARD ROBERT , CHENG LIN
IPC分类号： H01L29/16 , H01L29/10 , H01L29/66 , H01L29/739
CPC分类号： H01L29/7395 , H01L29/1608 , H01L29/66333
摘要： An IGBT device includes an IGBT stack, a collector contact, a gate contact, and an emitter contact. The IGBT stack includes an injector region, a drift region over the injector region, a spreading region over the drift region, and a pair of junction implants in the spreading region. The spreading region provides a first surface of the IGBT stack, which is opposite the drift region. The pair of junction implants is separated by a channel, and extends from the first surface of the IGBT stack along a lateral edge of the IGBT stack towards the drift region to a first depth, such that the thickness of the spreading region is at least one and a half times greater than the first depth.
摘要翻译： IGBT器件包括IGBT堆叠，集电极触点，栅极触点和发射极触点。 IGBT堆叠包括喷射器区域，喷射器区域上方的漂移区域，漂移区域上的扩展区域以及扩展区域中的一对结植入物。扩展区域提供与漂移区域相对的IGBT堆叠的第一表面。一对结植入物被沟道隔开，并且沿着IGBT堆叠的横向边缘朝向漂移区从第一表面延伸到第一深度，使得扩展区的厚度为至少一个比第一深度大半倍。

26. 发明申请

WO2015043396A1 场截止型绝缘栅双极型晶体管的背面工艺审中-公开
公开(公告)号：WO2015043396A1
公开(公告)日：2015-04-02
申请号：PCT/CN2014/086647
申请日：2014-09-16
申请人：无锡华润上华半导体有限公司
发明人：王根毅 , 邓小社 , 钟圣荣 , 周东飞
IPC分类号： H01L21/331
CPC分类号： H01L29/7395 , H01L29/66333
摘要：一种场截止型绝缘栅双极型晶体管的背面工艺，包括：提供衬底，并在衬底的正面和背面生长氧化层；向所述衬底背面内注入N型离子；推阱，使注入了N型离子的区域形成场截止层；对所述场截止层进行P型离子的注入，形成背面P+层，并对所述背面P+层进行推阱；去除衬底正面的所述氧化层。通过在衬底正面生长氧化层结构，对圆片的正面进行保护，令其在制造过程中不会被轻易划伤。

27. 发明申请

WO2015040938A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2015040938A1
公开(公告)日：2015-03-26
申请号：PCT/JP2014/068632
申请日：2014-07-11
申请人：富士電機株式会社
发明人：田村　隆博 , 大西　泰彦
IPC分类号： H01L29/78 , H01L21/322 , H01L21/329 , H01L21/336 , H01L29/06 , H01L29/861 , H01L29/868
CPC分类号： H01L29/66666 , H01L21/263 , H01L21/265 , H01L29/06 , H01L29/0634 , H01L29/0638 , H01L29/0688 , H01L29/0878 , H01L29/0882 , H01L29/1095 , H01L29/32 , H01L29/66121 , H01L29/66333 , H01L29/66712 , H01L29/7395 , H01L29/7803 , H01L29/7811 , H01L29/868
摘要：　複数のｐｎ接合（６）を有し、該ｐｎ接合（６）に挟まれるｎ型ドリフト領域（４ａ）とｐ型仕切り領域（４ｂ）とが交互に接して並ぶ並列ｐｎ層（４）と、該並列ｐｎ層（４）の表面側にＭＯＳゲート構造を有し、反対主面側にｎ型のバッファ層が接し、前記バッファ層の不純物濃度は前記ｎ型ドリフト領域（４ａ）と同程度以下の低濃度である超接合ＭＯＳＦＥＴにおいて、前記並列ｐｎ層（４）内のｐ型仕切り領域（４ｂ）の少なくとも一つの前記ｎ型ドリフト領域（４ａ）の不純物濃度より低濃度のｎ - 型領域（４ｃ）に置き換えられている超接合ＭＯＳＦＥＴとする。このようにすることで、逆回復動作時のハードリカバリ波形を緩和した超接合ＭＯＳＦＥＴとその製造方法を提供することができる。さらに、逆回復電流（Ｉｒｐ）と逆回復時間（ｔｒｒ）を低減し、高速スイッチングおよび低逆回復損失を得ることのできる超接合ＭＯＳＦＥＴとその製造方法を提供することができる。
摘要翻译：该超结MOSFET具有：并联pn层（4），所述并联pn层（4）具有多个pn结（6），其中n型漂移区（4a）和p型分隔区（4b））被布置成在交替的物质中彼此接触; 以及在所述平行p-n层（4）的顶表面侧上的MOS栅极结构。 n型缓冲层接触相反的主表面侧，并且具有与n型漂移区（4a）的杂质浓度相当或更小的杂质浓度低。平行p-n层（4）中的p型分割区域（4b）中的至少一个被具有比n型漂移区域（4a）低的杂质浓度的n型区域（4c）代替。这使得可以提供在反向恢复期间具有较硬的硬恢复波形的超结MOSFET及其制造方法。这也使得可以提供具有降低的反向恢复电流（Irp），减少的反向恢复时间（trr），高速开关和低反向恢复的超结MOSFET及其制造方法损失。

28. 发明申请

WO2015027881A1 绝缘栅双极型晶体管的制备方法审中-公开
公开(公告)号：WO2015027881A1
公开(公告)日：2015-03-05
申请号：PCT/CN2014/085094
申请日：2014-08-25
申请人：无锡华润上华半导体有限公司
发明人：钟圣荣 , 周东飞 , 邓小社 , 王根毅
IPC分类号： H01L21/331
CPC分类号： H01L29/0623 , H01L21/761 , H01L29/045 , H01L29/0619 , H01L29/1095 , H01L29/16 , H01L29/1608 , H01L29/161 , H01L29/20 , H01L29/401 , H01L29/407 , H01L29/408 , H01L29/66333 , H01L29/6634 , H01L29/7395 , H01L29/7396
摘要：一种绝缘栅双极型晶体管（100）的制备方法，包括：提供衬底（10），在衬底（10）的正面形成场氧层（20），并形成终端保护环（23）；用有源区光刻版光刻并刻蚀掉有源区区域的场氧层（20），以光刻胶为掩蔽膜向衬底（10）内注入N型离子；在场氧层（20）被刻蚀掉的衬底（10）上淀积并形成多晶硅栅（31），在多晶硅栅（31）上形成保护层；对N型离子的注入区域进行推结后形成载流子增强区（41）；用P阱光刻版光刻并向载流子增强区（41）内注入P型离子，推结后形成P型体区；借助多晶硅栅向P型体区内进行自对准注入N型离子，推结后形成N型重掺杂区；在多晶硅栅两侧形成侧墙，再向N型重掺杂区内注入P型离子，推结后形成P型重掺杂区；去除保护层后进行多晶硅栅注入掺杂。所述制备方法通过形成载流子增强区降低了器件的导通压降。

29. 发明申请

WO2015024502A1 反向导通绝缘栅双极型晶体管制造方法审中-公开
公开(公告)号：WO2015024502A1
公开(公告)日：2015-02-26
申请号：PCT/CN2014/084720
申请日：2014-08-19
申请人：无锡华润上华半导体有限公司
发明人：张硕 , 芮强 , 王根毅 , 邓小社
IPC分类号： H01L21/331
CPC分类号： H01L27/0664 , H01L21/263 , H01L21/26513 , H01L21/304 , H01L21/3065 , H01L29/0638 , H01L29/0834 , H01L29/1095 , H01L29/66333 , H01L29/7395
摘要：一种反向导通绝缘栅双极型晶体管制造方法，该制造方法采用多晶硅来填充反向导通绝缘栅双极型晶体管背面的沟槽。只需要精确控制多晶硅的掺杂浓度就可以控制反向导通绝缘栅双极型晶体管背面的反向导通二极管的参数，工艺控制要求较低。该反向导通绝缘栅双极型晶体管制造方法对制造工艺控制要求较低，制造难度较小。

30. 发明申请

WO2015014263A1 绝缘栅双极性晶体管的制造方法审中-公开
公开(公告)号：WO2015014263A1
公开(公告)日：2015-02-05
申请号：PCT/CN2014/083186
申请日：2014-07-29
申请人：无锡华润上华半导体有限公司
发明人：邓小社 , 芮强 , 张硕 , 王根毅
IPC分类号： H01L21/331
CPC分类号： H01L29/66333 , H01L21/26513 , H01L21/31111 , H01L29/0611 , H01L29/7395
摘要：一种绝缘栅双极性晶体管的制造方法，其包括以下步骤：提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面（100）；在半导体衬底的第一主面形成第二导电类型的场终止层（200）；在场终止层上生长氧化层（300）；去除场终止层上的氧化层（400）；在去除氧化层后的场终止层上形成外延层（500）；在外延层上继续制造绝缘栅双极性晶体管（600）。在常规制作绝缘栅双极性晶体管之前尽可能降低外延前衬底材料的表面缺陷，增加外延层质量进而提高整个绝缘栅双极性晶体管的质量。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式