专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2010049473A1 CONNECTION ARRANGEMENT FOR IGBT POWER MODULES 审中-公开
标题翻译： IGBT功率模块的连接布置
公开(公告)号：WO2010049473A1
公开(公告)日：2010-05-06
申请号：PCT/EP2009/064256
申请日：2009-10-29
申请人： ABB RESEARCH LTD , COTTET, Didier , ASPLUND, Gunnar , LINDER, Stefan
发明人： COTTET, Didier , ASPLUND, Gunnar , LINDER, Stefan
IPC分类号： H01L25/07
CPC分类号： H01L25/072 , H01L2924/0002 , Y10T29/41 , H01L2924/00
摘要： A semiconductor power module (100) includes at least two sub modules (101-106). The sub modules (101-106) include at least one respective transistor (107) having a collector (108), an emitter (109) and a gate (110). Furthermore a connection arrangement is provided which includes a collector terminal unit (201) adapted for connecting the collectors of the at least two sub modules (101-106) collectively to external circuit components, at least two emitter terminal units (301- 304) adapted for connecting the respective emitters (109) of the at least two sub modules (101-106) individually to external circuit components, and at least two gate terminal units (401-404) adapted for connecting the respective gates (110) of the at least two sub modules (101-106) individually to external circuit components.
摘要翻译：半导体功率模块（100）包括至少两个子模块（101-106）。子模块（101-106）包括具有集电极（108），发射极（109）和栅极（110）的至少一个相应的晶体管（107）。此外，提供了一种连接装置，其包括适于将至少两个子模块（101-106）的集电器集体地连接到外部电路部件的集电极端子单元（201），至少两个发射极端子单元（301-304）用于将至少两个子模块（101-106）的各个发射器（109）分别连接到外部电路部件，以及至少两个栅极端子单元（401-404），适于连接各个所述栅极至少两个子模块（101-106）分别连接到外部电路组件。

2. 发明申请

WO2006063478A1 LEISTUNGSHALBLEITER 审中-公开
标题翻译：功率半导体
公开(公告)号：WO2006063478A1
公开(公告)日：2006-06-22
申请号：PCT/CH2005/000737
申请日：2005-12-09
申请人： ABB TECHNOLOGY AG , RAHIMO, Munaf , KOPTA, Arnost , LINDER, Stefan
发明人： RAHIMO, Munaf , KOPTA, Arnost , LINDER, Stefan
IPC分类号： H01L29/739 , H01L29/08
CPC分类号： H01L29/66333 , H01L29/0834 , H01L29/7395
摘要： Zur Herstellung eines Leistungshalbleiter (1) für den Betrieb bei hohen Blockierspannungen wird auf einer niedrig-dotierten Schicht (6) mit einer Dotierung eines ersten Ladungsträgertyps eine mittel-dotierte Schicht (7) desselben Ladungsträgertyps erzeugt. An derjenigen Seite der mittel-dotierten Schicht (7), welche der niedrig-dotierten Schicht (6) abgewandt ist, wird eine hoch dotierte Schicht (8) erzeugt, von welcher hoch dotierten Schicht (8) ein im fertigen Halbleiter verbleibender Teil mit hoher Dotierung eine zweite Stoppschicht (4) bildet, wobei die Dotierung der hoch dotierten Schicht (8) höher ist als die Dotierung der mittel-dotierten Schicht (7). Anschliessend wird eine Elektrode (5) in die hoch dotierte Schicht (8) eindiffundiert. Der im fertigen Halbleiter verbleibende Teil mit niedriger Dotierung bildet die Driftschicht (2) und der verbleibende mitteldotierte Teil die erste Stoppschicht (3).
摘要翻译：在高的阻塞电压产生用于操作的功率半导体（1）产生具有一个第一载流子类型的掺杂，掺杂介质层（7）的低掺杂层上的相同的载流子类型（6）。在掺杂的介质层的侧面（7）的背离（6），（8）中产生的高掺杂层中的低掺杂层远离该重掺杂层（8）在具有高剩余部分完成的半导体掺杂形成第二阻挡层（4），其中，所述高度掺杂层（8）的掺杂比（7）掺杂介质层的掺杂更高。随后，将电极（5）在高杂质浓度层（8）被扩散。在完成的半导体具有低杂质的剩余部分形成所述漂移层（2），剩余的介质掺杂部，第一停止层（3）。

3. 发明申请

WO2005048351A1 IGBT CATHODE DESIGN WITH IMPROVED SAFE OPERATING AREA CAPABILITY 审中-公开
标题翻译： IGBT阴极设计具有改进的安全操作区能力
公开(公告)号：WO2005048351A1
公开(公告)日：2005-05-26
申请号：PCT/CH2004/000691
申请日：2004-11-16
申请人： ABB TECHNOLOGY AG , RAHIMO, Munaf , LINDER, Stefan
发明人： RAHIMO, Munaf , LINDER, Stefan
IPC分类号： H01L29/10
CPC分类号： B67D1/1422 , H01L29/1095 , H01L29/66333 , H01L29/7395
摘要： In an insulated gate bipolar transistor, an improved safe operating area capability is achieved according to the invention by a two-fold base region comprising a first base region (81), which is disposed in the channel region (7) so that it encompasses the one or more source regions (6), but does not adjoin the second main surface underneath the gate oxide layer (41), and a second base region (82) is disposed in the semiconductor substrate (2) underneath the base contact area (821) so that it partially overlaps with the channel region (7) and with the first base region (81).
摘要翻译：在绝缘栅双极晶体管中，根据本发明，通过包括设置在沟道区域（7）中的第一基极区域（81）的双折叠基极区域实现改进的安全工作面积能力，使得其包围一个或多个源极区域（6），但不与栅极氧化物层（41）下面的第二主表面相邻，并且第二基极区域（82）设置在基极接触区域（821）下面的半导体衬底），使得其与沟道区域（7）和第一基极区域（81）部分地重叠。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式