专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明申请

WO2005034214A3 PROTECTIVE LAYER DURING SCRIBING 审中-公开
标题翻译：保护层在筛选期间
公开(公告)号：WO2005034214A3
公开(公告)日：2005-06-16
申请号：PCT/US2004032458
申请日：2004-09-29
申请人： INTEL CORP , SHARAN SUJIT , DEBONIS THOMAS
发明人： SHARAN SUJIT , DEBONIS THOMAS
IPC分类号： H01L21/301 , H01L21/304 , H01L21/78 , H05K3/00 , H05K3/28
CPC分类号： H05K3/0029 , H01L21/3043 , H01L21/78 , H05K3/0052 , H05K2201/10977 , H05K2203/0769 , H05K2203/1383
摘要： A method including forming a chemically soluble coating on a plurality exposed contacts on a surface of a circuit substrate; scribing the surface of the substrate along scribe areas; and after scribing, removing a portion of the coating. A method including forming a circuit structure comprises a plurality of exposed contacts on a surface, a location of the exposed contacts defined by a plurality of scribe streets; forming a coating comprising a chemically soluble material on the exposed contacts; scribing the surface of the substrate along the scribe streets; and after scribing, removing the coating. A method including coating a surface of a circuit substrate comprising a plurality of exposed contacts with a chemically soluble material; scribing the surface of the substrate along scribe areas; removing the coating; and sawing the substrate in the scribe areas.
摘要翻译：一种方法，包括在电路基板的表面上的多个暴露的触点上形成化学上可溶的涂层; 沿着划线区域刻划基板的表面; 并且在划线之后，除去涂层的一部分。包括形成电路结构的方法包括在表面上的多个暴露的触点，由多个划线条限定的暴露的触点的位置; 在暴露的触点上形成包含化学溶解材料的涂层; 沿着抄写街道刻划基板的表面; 并在划线后，去除涂层。一种方法，包括用化学溶解的材料涂覆包括多个暴露的接触的电路基板的表面; 沿着划线区域刻划基板的表面; 去除涂层; 并在划片区域锯切基材。

22. 发明申请

WO2004073014A2 METAL REDUCTION IN WAFER SCRIBE AREA 审中-公开
标题翻译：在减少筛选区域的金属还原
公开(公告)号：WO2004073014A2
公开(公告)日：2004-08-26
申请号：PCT/US2004001925
申请日：2004-01-23
申请人： FREESCALE SEMICONDUCTOR INC , POZDER SCOTT K , UEHLING TRENT S , RAMANATHAN LAKSHMI N
发明人： POZDER SCOTT K , UEHLING TRENT S , RAMANATHAN LAKSHMI N
IPC分类号： H01L20060101 , H01L21/20 , H01L21/301 , H01L21/304 , H01L21/3213 , H01L21/78 , H01L
CPC分类号： H01L21/78 , H01L21/3043 , H01L21/32134
摘要： A process for removing metal from a scribe area 103 of a semiconductor wafer 101. The metal removed may include exposed metal in a saw path 111 of the scribe area and the metal in a crack stop trench of the scribe area. In one example, copper is removed from the scribe area by wet etching the wafer. In one example, the wet etching process is performed after the removal of an exposed barrier adhesion layer 203 on the wafer surface. Removal of the metal in the saw path 111 may reduce the amount of metal buildup on a saw blade 903 during singulation of the die areas 1007 of a wafer.
摘要翻译：从半导体晶片101的划片区域103去除金属的方法。去除的金属可以包括划线区域的锯齿路111中的暴露的金属和划线区域的裂纹停止槽中的金属。在一个实例中，通过湿法蚀刻晶片从刻划区域去除铜。在一个示例中，在去除晶片表面上的暴露的阻挡粘附层203之后执行湿蚀刻工艺。锯切路径111中的金属的去除可以减少在晶片的管芯区域1007的分割期间在锯片903上的金属积累量。

23. 发明申请

WO2004034422A2 WAFER COATING AND SINGULATION METHOD 审中-公开
标题翻译：晶圆涂层和分色方法
公开(公告)号：WO2004034422A2
公开(公告)日：2004-04-22
申请号：PCT/US2003/027964
申请日：2003-09-05
申请人： MOTOROLA, INC., A CORPORATION OF THE STATE OF DELAWARE
发明人： QI, Jing , DANVIR, Janice , KLOSOWIAK, Tomasz
IPC分类号： H01L
CPC分类号： H01L21/561 , H01L21/304 , H01L21/3043 , H01L21/56 , H01L21/563 , H01L21/78 , H01L23/3114 , H01L24/29 , H01L24/96 , H01L24/97 , H01L2224/16 , H01L2224/274 , H01L2224/73104 , H01L2224/73203 , H01L2224/83191 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01027 , H01L2924/01033 , H01L2924/01078 , H01L2924/10329 , H01L2924/12041 , H01L2924/14 , H01L2924/18161 , H01L2924/3511 , H01L2924/00
摘要： A wafer is first diced (22) on the active surface side to form channels (38) that will ultimately define the edges (39) of individual integrated circuit chip, the dicing being of such a depth that it only cuts part-way through the wafer. The front side (36) of the wafer is then coated (24) with an underfill material (40). The back side of the wafer is then lapped, ground, polished or otherwise treated (26) so as to remove material down to the level of the previously diced channels. The wafer is then singulated (28) by cutting the underfill material (92) that was deposited in the channels during the coating step, so that the integrated circuit chip (12) is released from the wafer.
摘要翻译：首先在有效表面侧切割（22）晶片以形成最终限定单个集成电路芯片的边缘（39）的通道（38），该切割的深度为它只能通过晶圆中途切割。然后用底部填充材料（40）涂覆（24）晶片的正面（36）。然后对晶片的背面进行研磨，研磨，抛光或其他处理（26），以便将材料移除至先前切割的通道的水平。然后通过切割在涂覆步骤期间沉积在通道中的底部填充材料（92）来分割晶片（28），从而从晶片释放集成电路芯片（12）。

24. 发明申请

WO1997047029A1 SEMICONDUCTOR CHIP AND METHOD FOR MANUFACTURING THE SAME 审中-公开
标题翻译：半导体芯片及其制造方法
公开(公告)号：WO1997047029A1
公开(公告)日：1997-12-11
申请号：PCT/JP1997001935
申请日：1997-06-06
申请人： ROHM CO., LTD. , KITAGURO, Koichi , KADONISHI, Hiroshi
发明人： ROHM CO., LTD.
IPC分类号： H01L21/301
CPC分类号： H01L21/78 , H01L21/3043
摘要： A semiconductor chip which is hardly damaged when the chip is cut off from a semiconductor wafer and a method for manufacturing the chip. A cutting groove (26) having a width larger than that of a scribed line (cutting line) (24) drawn with a dicing saw is formed in the upper portion of the cutting part of a semiconductor wafer (20). Namely, on the side face (28) of a cut off die (22), the side wall (32) of the groove (26) is recessed from a cutting plane (30). Therefore, when the wafer (20) is cut along the center of the groove (26) with a dicing saw (not shown in the figure), the possibility of the dicing saw coming into contact with the side wall (32) is extremely low. Therefore, the upper surface of the die (22) can be prevented from being damaged by the advancing edge of the dicing saw.
摘要翻译：芯片从半导体晶片切断时难以损坏的半导体芯片及其制造方法。在半导体晶片（20）的切割部分的上部形成有宽度大于用切割锯拉出的划线（切割线）（24）的宽度的切割槽（26）。也就是说，在切断模具（22）的侧面（28）上，槽（26）的侧壁（32）从切割平面（30）凹入。因此，当切割锯（图中未示出）沿着凹槽（26）的中心切割晶片（20）时，切割锯与侧壁（32）接触的可能性非常低。因此，可以防止模具（22）的上表面被切割锯的前进边缘损坏。

25. 发明申请

WO1991008591A1 SEPARATION OF DIODE ARRAY CHIPS DURING FABRICATION THEREOF 审中-公开
标题翻译：二极管阵列在制造过程中的分离
公开(公告)号：WO1991008591A1
公开(公告)日：1991-06-13
申请号：PCT/US1990006489
申请日：1990-11-14
申请人： EASTMAN KODAK COMPANY
发明人： EASTMAN KODAK COMPANY , McCLURG, Scott, Douglas
IPC分类号： H01L27/15
CPC分类号： H01L27/153 , H01L21/3043 , H01L33/0095 , Y10T225/12
摘要： Rather than being separated along a single cleavage line between their adjacent ends, diode arrays (12) are spaced apart on a fabrication wafer (10) to allow parallel cleavage lines to be established between the ends of each adjacent pair of arrays by scribed grooves (18, 20; 40a, 40b; 48a, 48b) located along opposite sides of a narrow disposable strip (16) of wafer material. A cleaving technique substantially insures that any projecting lip (36) along the cleavage plane will be on the disposable strip rather than on a diode chip, so that such a defect cannot interfere with proper end-to-end spacing of the chips when they are subsequently assembled to provide a continuous row of chips with uniformly spaced individual light-emitting sites.

26. 发明申请

WO2017014965A1 DEVICE AND METHOD TO CONNECT GATE REGIONS SEPARATED USING A GATE CUT 审中-公开
标题翻译：使用门切割分离的门区连接的装置和方法
公开(公告)号：WO2017014965A1
公开(公告)日：2017-01-26
申请号：PCT/US2016/041542
申请日：2016-07-08
申请人： QUALCOMM INCORPORATED
发明人： LIU, Yanxiang , SONG, Stanley Seungchul , RIM, Kern
IPC分类号： H01L21/8238 , H01L27/02 , H01L27/092
CPC分类号： H01L29/4238 , G06F17/5077 , H01L21/3043 , H01L21/823821 , H01L21/823828 , H01L21/823871 , H01L23/5386 , H01L27/0207 , H01L27/092 , H01L27/0924 , H01L29/6681
摘要： A method of fabrication of a device includes performing a gate cut to cut a gate line (114) to create a first gate region (114a) and a second gate region (114b). The method further includes depositing a conductive material (108) to form a conductive jumper structure to connect the first gate region and the second gate region.
摘要翻译：一种制造器件的方法包括执行栅极切割以切割栅极线（114）以产生第一栅极区域（114a）和第二栅极区域（114b）。该方法还包括沉积导电材料（108）以形成导电跳线结构以连接第一栅极区域和第二栅极区域。

27. 发明申请

WO2015088791A1 METHOD AND CARRIER FOR DICING A WAFER 审中-公开
标题翻译：用于定位波形的方法和载体
公开(公告)号：WO2015088791A1
公开(公告)日：2015-06-18
申请号：PCT/US2014/067762
申请日：2014-11-26
申请人： APPLIED MATERIALS, INC.
发明人： HOLDEN, James M. , EATON, Brad , IYER, Aparna , KUMAR, Ajay
IPC分类号： H01L21/301
CPC分类号： H01L21/78 , B23Q3/18 , H01L21/3043 , H01L21/3065 , H01L21/308 , H01L21/67207 , H01L21/6836 , H01L22/26 , H01L2221/68327 , H01L2221/68377
摘要： Methods of and carriers for dicing semiconductor wafers, each wafer having a plurality of integrated circuits, are described. In an example, a carrier for supporting a wafer or substrate in an etch process includes a frame having a perimeter surrounding an inner opening. The carrier also includes a tape coupled to the frame and disposed below the inner opening of the frame, the tape comprising an etch stop layer disposed above a support layer.
摘要翻译：描述了半导体晶片切割的方法和载体，每个晶片具有多个集成电路。在一个示例中，用于在蚀刻工艺中支撑晶片或衬底的载体包括具有围绕内部开口的周边的框架。载体还包括耦合到框架并且布置在框架的内部开口下方的带，该带包括设置在支撑层上方的蚀刻停止层。

28. 发明申请

WO2013145555A1 集積化デバイス审中-公开
标题翻译：集成设备
公开(公告)号：WO2013145555A1
公开(公告)日：2013-10-03
申请号：PCT/JP2013/001218
申请日：2013-02-28
申请人：国立大学法人東北大学 , 株式会社豊田中央研究所 , トヨタ自動車株式会社 , 巻幡光俊 , 江刺正喜 , 田中秀治 , 室山真徳 , 船橋博文 , 野々村裕 , 畑良幸 , 山田整 , 中山貴裕 , 山口宇唯
发明人：巻幡　光俊 , 江刺　正喜 , 田中　秀治 , 室山　真徳 , 船橋　博文 , 野々村　裕 , 畑　良幸 , 山田　整 , 中山　貴裕 , 山口　宇唯
IPC分类号： H01L25/04 , G01L9/00 , H01L21/76 , H01L21/822 , H01L25/18 , H01L27/04
CPC分类号： H01L23/552 , B81B7/008 , B81C1/00238 , B81C2203/0792 , H01L21/3043 , H01L21/30625 , H01L21/6835 , H01L21/6836 , H01L21/76898 , H01L21/78 , H01L23/5386 , H01L25/072 , H01L25/16 , H01L25/18 , H01L25/50 , H01L27/0611 , H01L29/0657 , H01L2221/68327 , H01L2224/94 , H01L2924/0002 , H01L2924/00 , H01L2224/03
摘要：　絶縁耐性に優れた集積化デバイスを提供する。隣接するデバイス同士の間には、側面（１５２）が傾斜面で構成された溝（１５０）が設けられている。電子回路またはＭＥＭＳデバイスが設けられる側を表面としたときに、溝（１５０）は傾斜面により表面から裏面に向けて幅狭になっている。溝（１５０）にモールド材（絶縁材料）（１６０）が介在することにより、複数のデバイスが互いに電気的に絶縁された状態で機械的に接合されている。隣接するデバイス同士の電気的導通をとる配線材（１７１）を形成するにあたっては、溝（１５０）の側面および底面に沿うように形成する。裏面に配線を取り出すにあたっては、溝（１５０）の底面（１５１）に孔を形成して、配線材（１７１）が孔から裏面に露出するようにする。
摘要翻译：提供了具有优异绝缘电阻的集成器件。在相邻的装置之间设置有由侧表面（152）上的倾斜表面构成的通道（150）。当前表面是设置有电子电路或MEMS器件的一侧时，由于倾斜表面，通道（150）从前表面向后表面变窄。通过在通道（150）中插入模制材料（绝缘材料）（160），可以将多个装置以彼此电绝缘的状态机械地接合。在形成彼此电连接相邻装置的布线材料（171）时，沿着通道（150）的侧表面和底表面进行成形。当从背面抽出布线时，在通道（150）的底面（151）上形成有孔，并且布线材料（171）通过孔露出在背面。

29. 发明申请

WO2013103093A1 有機ＥＬ装置及びその製造方法审中-公开
标题翻译：有机电致发光器件及其制造方法
公开(公告)号：WO2013103093A1
公开(公告)日：2013-07-11
申请号：PCT/JP2012/083061
申请日：2012-12-20
申请人：株式会社カネカ
发明人：栗部　栄史 , 鈴木　淳平
IPC分类号： H05B33/10 , H01L51/50 , H05B33/26 , H05B33/28
CPC分类号： H01L51/5012 , H01L21/3043 , H01L21/82 , H01L27/32 , H01L27/3204 , H01L51/56
摘要：　電極間のリーク電流の発生を防止可能な有機ＥＬ装置及びその製造方法を開発する。　基板２上に少なくとも第１電極層３と、機能層５と、第２電極層６とが積層され、第１電極層３は第１電極層分離溝１５によって複数の小片に分離され、機能層５は機能層分離溝１６によって複数の小発光領域に分割され、さらに第２電極層６から機能層５に至る深さの単位発光素子分離溝１２があり、第２電極層は単位発光素子分離溝１２によって複数の小片に分離されており、第１電極層３の小片と、小発光領域と、第２電極層６の小片とによって単位有機ＥＬ素子２０が構成され、当該単位有機ＥＬ素子２０が電気的に直列に接続されてなる有機ＥＬ装置１であり、単位発光素子分離溝１２の第２電極層分離溝１８の平均の溝幅が、単位発光素子分離溝１２の発光部分離溝１７の平均の溝幅よりも広い構成とする。
摘要翻译：开发了能够防止电极之间的漏电流产生的有机电致发光（EL）装置及其制造方法。至少第一电极层（3），功能层（5）和第二电极层（6）层叠在基板（2）上。第一电极（3）通过第一电极层分离槽（15）分离成多个碎片。功能层（5）通过功能层分离槽（16）分成多个小的发光区域。此外，具有从第二电极层（6）到功能层（5）的深度的单位发光元件分离槽（12）。第二电极层通过单位发光元件分离器槽（12）分离成多个碎片。单元有机电致发光元件（20）由第一电极层（3）的碎片，小发光区域和第二电极层（6）的碎片构成。有机电致发光器件（1）由串联电连接的单元有机电致发光元件（20）组成。单元发光元件分离槽（12）的第二电极层分离槽（18）的平均槽宽被制造成比单元的发光元件分离槽（17）的平均沟槽宽度宽发光分离槽（12）。

30. 发明申请

WO2009141740A2 SEMICONDUCTOR WAFER AND METHOD FOR PRODUCING THE SAME 审中-公开
标题翻译：半导体晶片及其制造方法
公开(公告)号：WO2009141740A2
公开(公告)日：2009-11-26
申请号：PCT/IB2009/050231
申请日：2009-01-22
申请人： BIECK, Florian , SUKMADEVI ASFHANDY, Carolinda , SPILLER, Sven-Manfred
发明人： BIECK, Florian , SUKMADEVI ASFHANDY, Carolinda , SPILLER, Sven-Manfred
IPC分类号： H01L21/68 , H01L21/302 , H01L21/3205
CPC分类号： H01L21/30604 , H01L21/02013 , H01L21/02035 , H01L21/304 , H01L21/3043 , H01L21/6704 , H01L21/67075 , H01L21/67086 , H01L21/78
摘要： Semiconductor wafer and method for producing same A semiconductor wafer (12) with a thinned central portion (2) has a first side (3) and a second side (4) and at least one reinforcement structure for increasing the radial bending resistance of the semiconductor wafer (12). The reinforcement structure provides at least one passage (10) for a fluid flow between an inner face (9) of said one reinforcement structure towards an outer face (8) of the reinforcement structure.
摘要翻译：半导体晶片及其制造方法具有变薄的中心部分（2）的半导体晶片（12）具有第一侧（3）和第二侧（4）和至少一个用于增加半导体的径向抗弯曲性的加强结构晶片（12）。加强结构提供至少一个通道（10），用于在所述一个加强结构的内表面（9）之间朝向加强结构的外表面（8）流动。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式