专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明申请

WO2011074150A1 インターフェイス回路审中-公开
标题翻译：接口电路
公开(公告)号：WO2011074150A1
公开(公告)日：2011-06-23
申请号：PCT/JP2010/003702
申请日：2010-06-03
申请人：パナソニック株式会社 , 小松義英 , 江渕剛志 , 西岡伸一郎
发明人：小松義英 , 江渕剛志 , 西岡伸一郎
IPC分类号： H04L25/02 , G06F3/00 , H03K5/1252 , H03K5/1254
CPC分类号： G06F1/3203 , G06F1/3275 , H03K5/082 , H03K5/125 , H03K5/19 , Y02D10/14 , Y02D50/20
摘要：　ホスト機器とサブ機器との間の双方向データ伝送を行うインターフェイス回路において、待機時の消費電流をゼロにする機能を実現し、かつ安定した起動シーケンスを実現する。差動信号の電位は、アイドル／スタンバイ状態においてプルアップ素子（４）によって電源電位にプルアップされている。ノーマル状態に移行するとき、差動信号が出力されるにつれて、コモンモード電位が電源電位から徐々に低下していく。サブ機器（２）側では、レベル検知回路（１０）によってコモンモード電位が所定レベルよりも下がったことを検知したとき、ノーマル状態になったと判断し、起動する。
摘要翻译：提供了一种用于在主机设备和子设备之间进行双向数据传输的接口电路，其中获得在待机状态下使电流消耗为零的功能和稳定的启动顺序。在空闲/待机状态下，差分信号的电位被拉起元件（4）上拉到电源的电位。当变为正常状态时，随着差分信号开始输出，共模电位从电源的电位逐渐降低。当子设备（2）侧的电平检测器电路（10）检测到共模电位已经变得低于规定电平时，接口电路评估已经达到正常状态，并启动子设备（2 ）。

12. 发明申请

WO2010043492A1 METHOD AND DEVICE FOR ESTIMATING PARAMETERS OF A SYSTEM FOR SPREADING THE SPECTRUM OF A CLOCK SIGNAL 审中-公开
标题翻译：用于估计用于传播时钟信号频谱的系统参数的方法和装置
公开(公告)号：WO2010043492A1
公开(公告)日：2010-04-22
申请号：PCT/EP2009/062586
申请日：2009-09-29
申请人： STMICROELECTRONICS (GRENOBLE) SAS , LE-GALL, Hervé
发明人： LE-GALL, Hervé
IPC分类号： H04B1/69 , H04B14/02 , H03K5/19
CPC分类号： H03K5/19
摘要： A method for estimating parameters of a system for spreading the spectrum of a first periodic signal according to a modulation period. An embodiment comprises the steps of sampling the first signal by means of a second periodic signal, of determining based on the sampling result each occurrence where the first and second signals are synchronous, of incrementing a first counter at each sampling, the first counter being reset at each said occurrence, of storing at each said occurrence the last value of the first counter before resetting, of providing a third periodic signal at a first level when said last value is greater than a threshold and at a second level when said last value is smaller than the threshold, and of determining the modulation period based on the period of the third signal.
摘要翻译：一种用于估计用于根据调制周期扩展第一周期信号的频谱的系统的参数的方法。一个实施例包括以下步骤：借助于第二周期信号对第一信号进行采样，根据每个采样结果确定第一和第二信号是同步的，在每次采样时递增第一个计数器，第一个计数器被复位在每个所述发生时，在每个所述出现的情况下存储在复位之前的第一计数器的最后值，当所述最后一个值大于阈值时提供第一等级的第三周期信号，而当所述最后一个值为小于阈值，并且基于第三信号的周期来确定调制周期。

13. 发明申请

WO2010026902A1 半導体集積回路装置审中-公开
标题翻译：半导体集成电路设备
公开(公告)号：WO2010026902A1
公开(公告)日：2010-03-11
申请号：PCT/JP2009/064867
申请日：2009-08-26
申请人：ミツミ電機株式会社 , 板垣孝俊 , 阿部真喜男 , 井上文裕 , 池内亮
发明人：板垣　孝俊 , 阿部　真喜男 , 井上　文裕 , 池内　亮
IPC分类号： H03K5/19 , H03K19/003
CPC分类号： H03K19/003 , H03K5/19
摘要：　発振を行って発振信号を出力すると共に発振停止を検出したとき発振停止検出信号を出力し発振を再開する発振回路と、発振回路が出力する発振停止検出信号をエラーフラグとして保持するレジスタと、発振回路が出力する発振停止検出信号からリセット信号を生成して機能モジュールをリセットするリセット制御部と、機能モジュールのリセット後、レジスタからエラーフラグを読み出して不揮発性メモリに記憶する記憶制御手段を有する。
摘要翻译：半导体集成电路器件包括用于执行振荡以输出振荡信号的振荡电路，并且当检测到振荡停止时，输出振荡停止检测信号以恢复振荡，用于保持振荡停止检测信号输出的寄存器振荡电路作为误差标志，复位控制单元，用于根据由振荡电路输出的振荡停止检测信号产生复位信号以复位功能模块;以及存储控制装置，用于从寄存器读取错误标志并存储误差功能模块复位后在非易失性存储器中标志。

14. 发明申请

WO2008004141A3 CIRCUIT FOR DETECTING THE DUTY CYCLE OF CLOCK SIGNALS 审中-公开
标题翻译：用于检测时钟信号占空比的电路
公开(公告)号：WO2008004141A3
公开(公告)日：2008-03-06
申请号：PCT/IB2007052033
申请日：2007-05-30
申请人： NXP BV , KOHSIEK CORD-HEINRICH
发明人： KOHSIEK CORD-HEINRICH
IPC分类号： H03K5/19 , G01R31/28
CPC分类号： H03K5/19 , H03K5/1252
摘要： A circuit (100) for detecting the duty cycle of clock signals comprises an oscillator (2) whose signal can be changed into a square-wave voltage in a gate (3). In order to obtain a simple construction of the circuit (100) with improved quality of the output signals a low-pass filter (3) is provided whose output signal is situated between "low" and "high".
摘要翻译：用于检测时钟信号的占空比的电路（100）包括振荡器（2），其信号可以在门（3）中变为方波电压。为了获得具有改善的输出信号质量的电路（100）的简单结构，提供了其输出信号位于“低”和“高”之间的低通滤波器（3）。

15. 发明申请

WO2007014243A8 SIGNAL PRESENCE DETECTOR 审中-公开
标题翻译：信号存在检测器
公开(公告)号：WO2007014243A8
公开(公告)日：2007-12-27
申请号：PCT/US2006028967
申请日：2006-07-25
申请人： MRV COMMUNICATIONS INC , REGEV ZVI
发明人： REGEV ZVI
IPC分类号： H04B10/00 , H04L7/00 , H04L7/04 , H04L27/00 , H04L27/06 , H04M1/64
CPC分类号： H03F3/217 , H03F2200/78 , H03K5/125 , H03K5/19 , H04L25/45
摘要： A signal presence detection device (500) has a first reference voltage generation device in the form of a first voltage divider, a second referenc voltage generation device in the form of a second voltage divider and a third reference voltage generation deivce in the form of a third voltage divider. The detection device also has a signal conditioning device (508) such as a hysteretic amplifier with an output that is coupled to the first and second voltage dividers. A comparison device is coupled to all three voltage dividers to compare a voltage of the first voltage divider to a voltage of the third voltage divider and to compare a voltage of the second voltage divider to the voltage of the third voltage divider. The comparison device is coupled at two outputs thereof to two respective inputs of an XOR device (514). The XOR device receives respective signals from the first and second outputs of the comparison device and produces a signal presence output that serves to indicate whether an incoming signal is present or absent.
摘要翻译：信号存在检测装置（500）具有第一分压器形式的第一参考电压产生装置，第二分压器形式的第二参考电压产生装置和第三参考电压产生装置第三分压器。检测装置还具有信号调节装置（508），例如具有耦合到第一和第二分压器的输出的迟滞放大器。比较装置耦合到所有三个分压器，以将第一分压器的电压与第三分压器的电压进行比较，并将第二分压器的电压与第三分压器的电压进行比较。比较装置在其两个输出处耦合到XOR装置（514）的两个相应的输入端。 XOR设备从比较设备的第一和第二输出接收相应的信号，并产生用于指示输入信号是存在还是不存在的信号存在输出。

16. 发明申请

WO00004639A1 CLOCK PULSE DEGRADATION DETECTOR 审中-公开
标题翻译：时钟脉冲降级检测器
公开(公告)号：WO00004639A1
公开(公告)日：2000-01-27
申请号：PCT/EP1999/005102
申请日：1999-07-16
IPC分类号： H03K5/19 , H03K5/26
CPC分类号： H03K5/26 , H03K5/19
摘要： A clock pulse degradation detector monitors the leading and trailing edges of the monitored clock pulse train, and determines the number of leading and trailing edges of the supervised clock pulse train occurring within a single reference pulse. An external oscillator provides an external signal to a reset generator that develops reference pulses having a period less than that of a full cycle of the supervised clock pulse train, but longer than either a single pulse or land of the monitored clock pulse train. Based upon the number of leading and trailing edges detected in the supervised pulse train, a determination is made as to whether the supervised clock train is regular or irregular. Preferably, a pair of two-bit shift registers are utilized to accumulate the number of leading and trailing edges of the supervised clock pulse train. Logic is utilized to determine whether the number of leading and trailing edges stored within these two-bit shift registers indicate a regular or irregular clock pulse train.
摘要翻译：时钟脉冲劣化检测器监视监控的时钟脉冲序列的前沿和后沿，并确定在单个参考脉冲内出现的监督时钟脉冲序列的前沿和后沿的数量。外部振荡器向复位发生器提供外部信号，该复位发生器产生具有小于受监督的时钟脉冲串的整个周期的周期的参考脉冲，但是比监视的时钟脉冲序列的单个脉冲或接地的长度更长。基于在监督脉冲串中检测到的前沿和后沿的数量，确定监督时钟列是规则还是不规则。优选地，使用一对两比特移位寄存器来累加监督时钟脉冲串的前沿和后沿的数目。逻辑用于确定存储在这两个位移位寄存器内的前沿和后沿的数量是否指示规则的或不规则的时钟脉冲序列。

17. 发明申请

WO1993023941A1 DIGITAL PULSE DETECTOR 审中-公开
标题翻译：数字脉冲检测器
公开(公告)号：WO1993023941A1
公开(公告)日：1993-11-25
申请号：PCT/US1993004234
申请日：1993-05-05
申请人： CIRRUS LOGIC, INC.
发明人： CIRRUS LOGIC, INC. , BEHRENS, Richard, T. , DUDLEY, Trent , GLOVER, Neal
IPC分类号： H04L27/06
CPC分类号： G11B20/10037 , G11B20/10009 , G11B20/1403 , H03K5/19
摘要： Disclosed is a pulse detector (312) that uses four samples (406, 408, 410, 412, 504, 506, 508, 510) of an analog signal to detect a pulse as soon as one sample beyond the time of the peak of signal level at the pulse. The pulse detector can detect pulses by sampling at the center of a peak of the pulse or by sampling at either side of the peak of the pulse. The pulse detector detects pulses while tracking data, and it uses an alternate detection system for detecting pulses while acquiring timing and gain lock on a signal having a known data pattern. The detector uses either the sampled signal levels directly, or a moving average of two samples to perform the detection.
摘要翻译：公开了一种脉冲检测器（312），其使用模拟信号的四个采样（406,408,410,412,504,508,508,510）来检测脉冲，一旦超过信号峰值时间的一个采样脉冲电平。脉冲检测器可以通过在脉冲峰值的中心采样或通过在脉冲峰值的任一侧进行采样来检测脉冲。脉冲检测器在跟踪数据的同时检测脉冲，并且在采集具有已知数据模式的信号的定时和增益锁定的同时使用备用检测系统来检测脉冲。检测器使用采样信号电平或两个采样的移动平均值进行检测。

18. 发明申请

WO1989009335A1 METHOD AND APPARATUS FOR MONITORING ROTATION 审中-公开
标题翻译：用于监测旋转的方法和装置
公开(公告)号：WO1989009335A1
公开(公告)日：1989-10-05
申请号：PCT/EP1988000256
申请日：1988-03-26
申请人： ROBERT BOSCH GMBH , VOGEL, Wolfgang
发明人： ROBERT BOSCH GMBH
IPC分类号： F02P07/077
CPC分类号： F02P7/067 , F02D41/009 , H03K5/19
摘要： To monitor the rotation of a disc with normal marks and a reference mark, respective pulses P are produced upon passage of the marks, a first stored value being increased at a steady rate during the spaces between pulses and decreased during the pulses themselves, and a second stored value being increased at a lower steady rate throughout a whole cycle, whereby a comparison of the two stored values at the end of the cycle depends upon the time between the pulses and thus serves to distinguish between the passage of a normal mark and the passage of a reference mark. The stored value may be the charge on a capacitor (C1, C2) or the content of a counter. The disc may be attached to the camshaft of the engine of a motor vehicle and the results of the comparison may be used to determine the point of ignition and the point of fuel injection.
摘要翻译：为了监视具有正常标记和参考标记的盘的旋转，在脉冲经过时产生相应的脉冲P.第一存储值在脉冲之间的间隔期间以稳定的速率增加并且在脉冲本身期间减小，并且第二存储值在整个循环中以较低的稳定速率增加，由此在循环结束时两个存储值的比较取决于脉冲之间的时间，并且因此用于区分正常标记的通过和通过参考标记。存储的值可以是电容器（C1，C2）上的电荷或计数器的内容。盘可以附接到机动车辆的发动机的凸轮轴，并且可以使用比较结果来确定点火点和燃料喷射点。

19. 发明申请

WO2018090334A1 HIGH VOLTAGE LEVEL SHIFTER WITH SHORT PROPAGATION DELAY 审中-公开
公开(公告)号：WO2018090334A1
公开(公告)日：2018-05-24
申请号：PCT/CN2016/106443
申请日：2016-11-18
申请人： TEXAS INSTRUMENTS INCORPORATED , TEXAS INSTRUMENTS JAPAN LIMITED
发明人： FENG, Jie , WANG, Xiaonan , FAN, Bo , ZHU, Danyang
IPC分类号： H03K19/0185 , H03K19/0175
CPC分类号： H03K19/018507 , H03K5/003 , H03K5/19 , H03K17/04123 , H03K19/017509 , H03K2217/0063 , H03K2217/0072 , H03K2217/0081
摘要： A lever shifter (100) includes an output driver (112) and a high-side gate driver (104). The high-side gate driver (104) is configured to drive the high-side output transistor (112), and is coupled to an on pulse signal line that conducts an on pulse, and is coupled to an off pulse signal line that conducts an off pulse. The high-side gate driver (104) includes a blocking circuit (106) configured to enable generation of a drive signal to the high-side output transistor (112) based on a voltage of a first of the on or off pulse signal line being greater than a first predetermined amount and a voltage of a second of the on or off signal line being less than a second predetermined amount.

20. 发明申请

WO2016137005A1 信号発生回路、電圧変換装置及び信号発生方法审中-公开
标题翻译：信号发生电路，电压转换装置和信号发生方法
公开(公告)号：WO2016137005A1
公开(公告)日：2016-09-01
申请号：PCT/JP2016/056043
申请日：2016-02-29
申请人：株式会社オートネットワーク技術研究所 , 住友電装株式会社 , 住友電気工業株式会社
发明人：長谷川　剛史 , 高橋　成治 , 阿部　武徳
IPC分类号： H02M3/155 , H02M3/157 , H03K7/08
CPC分类号： H03K3/017 , H02M1/088 , H02M3/157 , H02M3/158 , H02M2003/1586 , H03K5/19 , H03K17/687
摘要：　設定された値に応じたＰＷＭ信号を周期的に発生するｍ個（ｍは２以上の自然数）の発生部夫々に設定する値の最小単位を実際の最小単位よりも実質的に小さくすることが可能な信号発生回路、電圧変換装置及び信号発生方法を提供する。ＣＰＵ１１は、ｍ個の発生部ＳＧ１，ＳＧ２・・ＳＧｍ夫々が発生するＰＷＭ信号のｎ周期毎に、目標の値のｎ周期分の総和に最も近い設定可能値を特定し、特定した設定可能値をｍ及びｎの積で除算して得た商Ｑ及び剰余Ｒに基づいてｎ周期分のｍ個の設定値を決定して、ＰＷＭ信号の周期毎に異なる相別割込処理にて発生部ＳＧ１，ＳＧ２・・ＳＧｍ夫々に設定する。
摘要翻译：本发明的目的是提供一种信号发生电路，电压转换装置和信号产生方法，其中可以在m（m是至少等于2的自然数）中设置的最小单位值）周期性地生成对应于设定值的PWM信号的发生单元被有效地小于实际的最小单位。 CPU11针对由m个发生单元SG1，SG2 ... SGm中的每一个生成的每个n个周期的信号，识别最接近目标值的n个周期的和的可设定值，定义n个周期的m个设定值，基于商Q和通过将所识别的可设置值除以m和n的乘积获得的余数R，并且在PWM信号的每个周期的每个生成单元SG1，SG2 ... SGm中设置所述设定值，使用不同的相位特定中断进程。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式