专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明申请

WO2018120170A1 隧穿场效应晶体管的制作方法及隧穿场效应晶体管审中-公开
公开(公告)号：WO2018120170A1
公开(公告)日：2018-07-05
申请号：PCT/CN2016/113844
申请日：2016-12-30
申请人：华为技术有限公司
发明人：蔡皓程 , 徐挽杰 , 张臣雄
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
CPC分类号： H01L29/06 , H01L29/78
摘要：一种隧穿场效应晶体管的制作方法及隧穿场效应晶体管，该制作方法先利用主轴结构（13）定义源区（21），再在主轴结构（13）两侧形成第一间隙壁（14）和第二间隙壁（151），从而利用所述主轴结构（13）和第一间隙壁（14）、第二间隙壁（151）作为掩膜，形成漏区（17）；然后去除主轴结构（13），在主轴结构（13）处形成源区（21），最后在第一间隙壁（14）处形成栅极结构（25），从而使得该制作方法在形成源区（21）和漏区（17）时，不受光刻工艺的限制。此外，所述隧穿场效应晶体管的制作方法，可以利用所述第二间隙壁（151）严格控制所述栅极结构（25）与所述漏区（17）之间不重叠区域，以降低所述隧穿场效应晶体管的漏电流，并利用所述栅极结构（25）与所述源区（21）的重叠区域，来增加所述隧穿场效应晶体管的开启电流。

12. 发明申请

WO2018107429A1 超结器件及其制造方法审中-公开
公开(公告)号：WO2018107429A1
公开(公告)日：2018-06-21
申请号：PCT/CN2016/110085
申请日：2016-12-15
申请人：深圳尚阳通科技有限公司
发明人：曾大杰 , 肖胜安
IPC分类号： H01L29/06 , H01L29/78 , H01L21/336
CPC分类号： H01L29/06 , H01L29/78
摘要：一种超结器件，超结结构由填充于沟槽中的第二导电类型柱和由沟槽之间的第一导电类型外延层组成的第一导电类型柱交替排列组成超结结构；沟槽(503)的侧面倾斜；第二导电类型柱包括第一和第二填充层，第一填充层(504)覆盖在沟槽(503)的侧面和底部表面，第二填充层(505)叠加在所述第一填充层(504)的表面；两填充层都为第二导电类型掺杂且第一填充层的掺杂浓度高并使第二导电类型柱在沟槽的不同深度处的掺杂总量主要由第一填充层(504)确定，抑制沟槽侧面倾斜结构对沟槽的不同深度处的掺杂总量的影响，提高沟槽的不同深度处的P和N型掺杂总量的平衡。还公开了一种超结器件的制造方法。能提高侧面倾斜沟槽的顶部和底部的P和N型杂质的平衡，提高击穿电压。

13. 发明申请

WO2018063333A1 TUNNELING TRANSISTORS INCLUDING SOURCE/DRAIN REGIONS PROCESSED THROUGH CONTACT TRENCHES 审中-公开
标题翻译：隧道晶体管，包括通过接触点处理的源/漏区
公开(公告)号：WO2018063333A1
公开(公告)日：2018-04-05
申请号：PCT/US2016/054806
申请日：2016-09-30
申请人： INTEL CORPORATION
发明人： GLASS, Glenn A. , MURTHY, Anand S. , YOUNG, Ian A. , AVCI, Uygar E.
IPC分类号： H01L29/78 , H01L21/768 , H01L29/73 , H01L21/8238 , H01L29/423
CPC分类号： H01L29/7391 , H01L21/823418 , H01L21/823481 , H01L29/0673 , H01L29/0834 , H01L29/165 , H01L29/205 , H01L29/401 , H01L29/41725 , H01L29/423 , H01L29/66356 , H01L29/66439 , H01L29/66469 , H01L29/73 , H01L29/775 , H01L29/78 , H01L29/785
摘要： Techniques are disclosed for forming tunneling transistors including source and drain (S/D) regions processed through contact trenches. The techniques allow for final S/D material formation to be delayed in the process flow, thereby helping to prevent dopant diffusion from that S/D material into the channel region. In addition, in some cases, material bandgap engineering may be used to enhance the ability of tunneling transistor devices, such as tunnel field-effect transistors (TFETs) and Fermi filter FETs (FFFETs), to resist off-state leakage currents from source to drain (through the channel) and from source to ground/substrate. Such material bandgap engineering can incorporate a material-based band offset component by using different material in the S/D regions to control off-state leakage, to expand upon the limited energy band offset achievable using single-composition material configurations. Increasing the band offset can increase the barrier that carriers must overcome to reach the channel region, thereby reducing off-state leakage.
摘要翻译：公开了用于形成包括通过接触沟槽处理的源极和漏极（S / D）区域的隧穿晶体管的技术。这些技术允许在工艺流程中延迟最终的S / D材料形成，从而有助于防止掺杂剂从该S / D材料扩散到沟道区域中。另外，在一些情况下，可以使用材料带隙工程来增强诸如隧道场效应晶体管（TFET）和费米滤波器FET（FFFET）之类的隧道晶体管器件的能力以抵抗来自源的截止状态漏电流到漏极（通过通道）和从源极到地/基板。这种材料带隙工程可以通过使用S / D区域中的不同材料来控制截止状态泄漏，从而在使用单组分材料构造可实现的有限能带偏移时扩展基于材料的带偏移分量。增加频带偏移可以增加载波必须克服的到达信道区域的屏障，从而减少关闭状态泄漏。

14. 发明申请

WO2018016208A1 半導体装置及びその製造方法审中-公开
标题翻译：半导体装置及其制造方法
公开(公告)号：WO2018016208A1
公开(公告)日：2018-01-25
申请号：PCT/JP2017/020812
申请日：2017-06-05
申请人：三菱電機株式会社
发明人：濱田　憲治 , 小西　和也 , 海老原　洪平
IPC分类号： H01L21/336 , H01L29/12 , H01L29/739 , H01L29/78
CPC分类号： H01L29/063 , H01L21/046 , H01L29/1095 , H01L29/12 , H01L29/1608 , H01L29/66068 , H01L29/739 , H01L29/7393 , H01L29/78
摘要：ラッチアップ破壊耐量を向上させることが可能な技術を提供することを目的とする。半導体装置は、エミッタ領域と、ベースコンタクト領域と、埋め込み領域と、キャリアトラップ領域とを備える。エミッタ領域及びベースコンタクト領域は、互いに隣接された状態で、ベース領域の上面内に選択的に配設されている。埋め込み領域は、ベースコンタクト領域またはエミッタ領域の下方のドリフト領域内に配設されている。キャリアトラップ領域は、埋め込み領域とベース領域との間に配設され、キャリア寿命がドリフト領域よりも低い。
摘要翻译：目的在于提供一种能够提高闩锁击穿容限的技术。半导体器件包括发射极区域，基极接触区域，掩埋区域和载流子陷阱区域。发射极区域和基极接触区域选择性地设置在基极区域的上表面中，同时彼此相邻。掩埋区域设置在基极接触区域或发射极区域下方的漂移区域中。载流子俘获区域布置在掩埋区域和基极区域之间，并且载流子寿命低于漂移区域。

15. 发明申请

WO2018016201A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体装置及其制造方法
公开(公告)号：WO2018016201A1
公开(公告)日：2018-01-25
申请号：PCT/JP2017/020610
申请日：2017-06-02
申请人：国立研究開発法人産業技術総合研究所
发明人：小杉　亮治 , 紀　世陽 , 望月　和浩 , 河田　泰之 , 纐纈　英典
IPC分类号： H01L29/78 , H01L21/336 , H01L29/12
CPC分类号： H01L29/1608 , H01L21/02378 , H01L21/02433 , H01L21/02529 , H01L21/02636 , H01L21/3083 , H01L29/045 , H01L29/0634 , H01L29/12 , H01L29/78
摘要：パワー半導体素子を含む半導体装置の製造歩留りおよび信頼性を向上させる。＜１１－２０＞方向に対して傾斜した結晶主面を有する基板に、ｘ方向に延在し、ｘ方向と直交するｙ方向に互いに離間する複数のトレンチＤＴが形成されている。そして、トレンチＤＴの内部に埋め込まれた半導体層からなるｐ型カラム領域ＰＣと、ｙ方向に互いに隣り合うトレンチＤＴの間の基板の部分からなるｎ型カラム領域ＮＣとによってスーパージャンクション構造が構成されており、トレンチＤＴの延在方向（ｘ方向）と＜１１－２０＞方向との角度誤差が±θ以内である。ここでθは、高さｈ、幅ｗのトレンチに対して、｛arctan｛ｋ×（ｗ／ｈ）｝｝／１３で定まる。ここでｋは、少なくとも２より小さく、好ましくは０．９以下、さらに好ましくは０．５、さらにさらに好ましくは０．３以下である。
摘要翻译：
提高包括功率半导体元件在内的半导体器件的制造良率和可靠性。 <11-20>具有相对于该方向的倾斜主晶面的衬底，在延伸的x方向中，形成DT多个沟槽从在y方向正交的x方向彼此远离。然后，埋置在沟槽DT的半导体层的p型柱区域PC，超结结构是由n型列区域NC包括沟槽中的y方向上的DT之间的衬底的一部分形成有彼此相邻的并且沟槽DT的延伸方向（x方向）与<11-20>方向之间的角度误差在±mn;θ以内。这里，对于高度h和宽度w的沟槽，θ由{arctan {k＆times;（w / h）}} / 13确定。这里k至少小于2，优选小于0.9，更优选0.5，甚至更优选0.3或更小。

16. 发明申请

WO2018014459A1 调控材料载流子浓度的方法、场效应晶体管和制造方法审中-公开
公开(公告)号：WO2018014459A1
公开(公告)日：2018-01-25
申请号：PCT/CN2016/103135
申请日：2016-10-24
申请人：中国科学技术大学先进技术研究院
发明人：陈仙辉 , 雷彬
IPC分类号： H01L29/78 , H01L21/336 , G01R31/26 , G01R27/02
CPC分类号： G01R27/02 , G01R31/26 , H01L29/78
摘要：一种调控材料载流子浓度的方法、场效应晶体管和制造方法，该制备携带被调材料的场效应晶体管的步骤，其中，衬底、在衬底上生长的被调材料薄膜或者转移到衬底上的被调材料薄层、在衬底的被调材料薄膜或薄层上设置的源电极和漏电极、以及在衬底的另一面上设置的栅电极，其中，衬底为固体离子导体。将场效应晶体管放在设定环境中，在其栅电极和源电极之间加上电压，对被调材料的载流子浓度进行调控。根据本发明的方法，克服了固态氧化物或液态电解质作为栅介质的晶体管调控材料载流子浓度方法的局限，具有更大的击穿电场。对于层状具有范德瓦尔斯力的材料，能调节材料整体的载流子浓度，甚至可以获得新结构材料。

17. 发明申请

WO2018014170A1 隧穿场效应晶体管及其制备方法审中-公开
公开(公告)号：WO2018014170A1
公开(公告)日：2018-01-25
申请号：PCT/CN2016/090381
申请日：2016-07-19
申请人：华为技术有限公司
发明人：徐慧龙 , 李伟 , 张臣雄
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/78
摘要：一种隧穿场效应晶体管及其制备方法。该隧穿场效应晶体管采用薄层黑磷制备沟道，使得该隧穿场效应晶体管具有较大的开态电流，可以很好地解决硅基TFET开态电流小的问题。

18. 发明申请

WO2017175460A1 半導体装置および電力変換装置审中-公开
标题翻译：半导体器件和功率转换器件
公开(公告)号：WO2017175460A1
公开(公告)日：2017-10-12
申请号：PCT/JP2017/003434
申请日：2017-01-31
申请人：三菱電機株式会社
发明人：菅原　勝俊 , 田中　梨菜 , 福井　裕 , 足立　亘平 , 小西　和也
IPC分类号： H01L29/78 , H01L29/12 , H01L29/417 , H01L29/423 , H01L29/49
CPC分类号： H01L29/12 , H01L29/417 , H01L29/423 , H01L29/49 , H01L29/78
摘要：半導体装置は、複数のストライプトレンチ（３０７）によって区切られた複数の活性ストライプ領域（３）と、隣り合うストライプトレンチ（３０７）の間において半導体層（２）に設けられた開口部（４０２）を通じてソース電極（５）が保護拡散層（３０６）に接続する保護拡散層接地領域（４）とを有し、前記複数の活性ストライプ領域（３）には保護拡散層接地領域（４）を含む複数の第１の活性ストライプ領域（３ａ）と保護拡散層接地領域（４）を含まず第１の活性ストライプ領域（３ａ）に挟まれて設けられた第２の活性ストライプ領域（３ｂ）とを有する。保護拡散層（３０６）とソース電極（５）を確実に接続し、スイッチング速度の低下を抑制することができる。
摘要翻译：在由多个条纹沟槽（307）划分的多个有源条纹区域（3）之间以及相邻的条纹沟槽（307）之间的半导体层（2）中提供半导体器件，以及保护扩散层接地区域（4），其中源电极（5）通过保护扩散层（306）中形成的开口（402）连接到保护扩散层（306）包括接地接触区域（4）且不包括保护扩散层接地区域（4）但夹在第一有源条形区域（3a）之间的第二有源条形区域（3a）和一个条纹区域（3b）。可以可靠地连接保护扩散层（306）和源电极（5），由此抑制开关速度的降低。

19. 发明申请

WO2017169086A1 半導体装置およびその製造方法、電力変換装置审中-公开
标题翻译：半导体装置及其制造方法，电力转换装置
公开(公告)号：WO2017169086A1
公开(公告)日：2017-10-05
申请号：PCT/JP2017/003750
申请日：2017-02-02
申请人：三菱電機株式会社
发明人：須賀原　和之 , 岡部　博明 , 吉田　基
IPC分类号： H01L29/78 , H01L21/28 , H01L21/3205 , H01L21/336 , H01L21/76 , H01L21/768 , H01L23/522 , H01L29/12 , H01L29/739
CPC分类号： H01L21/28 , H01L21/3205 , H01L21/76 , H01L21/768 , H01L23/522 , H01L29/12 , H01L29/739 , H01L29/78
摘要：本発明は半導体装置に関し、半導体基板上に配設された半導体層、半導体層の上層部に設けられた第１の半導体領域、第１の半導体領域の上層部に設けられた第２の半導体領域、ゲート絶縁膜およびゲート電極と、ゲート電極を覆う層間絶縁膜上に設けられ、コンタクトホールを介して第２の半導体領域と電気的に接続される第１の主電極と、半導体基板の第２の主面上に配設された第２の主電極とを備え、第１の主電極は、コンタクトホールを介して第２の半導体領域に接続される下地電極膜と、下地電極膜上に設けられた銅膜とを有し、銅膜は、少なくとも一部において、その結晶粒径が、銅膜の他の部分よりも小さくなった応力緩和層を含む。
摘要翻译：涉及
本发明是一种半导体器件，布置在半导体衬底，提供在半导体层，所述第一半导体区域的上层部分的上层部分的第一半导体区域上的半导体层第二半导体区域，设置有栅极绝缘膜和栅电极;第一主电极，设置在覆盖栅电极的层间绝缘膜上，并经由接触孔电连接到第二半导体区域电极和设置在所述半导体基板的第二主表面上的第二主电极，其中所述第一主电极包括基极电极膜，所述基极电极膜经由接触孔连接到所述第二半导体区域时，和设置在基极电极膜，铜膜，至少部分的铜膜，其晶粒尺寸，包括应力松弛层比所述铜膜的其它部分小。

20. 发明申请

WO2017153321A1 TRANSFERABLE SILICA BILAYER FILM 审中-公开
标题翻译：可转移的硅土薄膜
公开(公告)号：WO2017153321A1
公开(公告)日：2017-09-14
申请号：PCT/EP2017/055164
申请日：2017-03-06
申请人： FRITZ-HABER-INSTITUT DER MAX-PLANCK- GESELLSCHAFT
发明人： FREUND, Hans-Joachim , HEYDE, Markus , BÜCHNER, Christin
IPC分类号： H01L21/316 , H01L21/28 , C23C14/10
CPC分类号： H01L21/02164 , C23C14/0005 , C23C14/10 , H01L21/02203 , H01L21/02266 , H01L21/2007 , H01L21/28167 , H01L29/51 , H01L29/517 , H01L29/78
摘要： The present invention inter alia relates to a supported silica bilayer (SiO 2 bilayer) film. In the supported silica bilayer film, the silica bilayer film consists of two atomic layers of corner-sharing SiO 4 tetrahedra, forms in itself a chemically saturated structure and contains pores. The silica bilayer film has a first (1) and a second side (2) and is supported on the first side (1) by a removable polymer film. The invention further relates to a process for producing the supported silica bilayer film, a process for transferring a silica bilayer film, a free-standing silica bilayer film, a stack comprising a plurality of silica bilayer films, a filed-effect transistor having a gate oxide comprising the silica bilayer film or a stack thereof and the use of a silica bilayer film.
摘要翻译：本发明尤其涉及负载型二氧化硅双层（SiO 2双层）膜。在负载的二氧化硅双层膜中，二氧化硅双层膜由角共享的SiO 4四面体的两个原子层组成，其本身形成化学饱和结构并包含孔。二氧化硅双层膜具有第一侧面（1）和第二侧面（2）并且通过可移除的聚合物膜支撑在第一侧面（1）上。本发明进一步涉及制备负载型二氧化硅双层膜的方法，用于转移二氧化硅双层膜的方法，自立式二氧化硅双层膜，包含多个二氧化硅双层膜的堆叠，具有栅极的场效应晶体管包含二氧化硅双层膜或其叠层的氧化物以及二氧化硅双层膜的用途。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式