专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明申请

WO2008032782A1 増幅装置、出力制御方法、および制御プログラム审中-公开
标题翻译：放大单元，输出控制方法和控制程序
公开(公告)号：WO2008032782A1
公开(公告)日：2008-03-20
申请号：PCT/JP2007/067836
申请日：2007-09-13
申请人：日本電気株式会社 , 野瀬浩一 , 石崎晴也 , 水野正之
发明人：野瀬浩一 , 石崎晴也 , 水野正之
IPC分类号： H03K4/02 , H03F3/24 , H03F3/68 , H03K4/92 , H03K5/02
CPC分类号： H03K4/026 , H03F1/0294 , H03F1/32 , H03F3/2171 , H03F3/2178 , H03F3/245 , H03F3/72 , H03F2200/384 , H03K4/92
摘要：【課題】　低電圧、低電力で動作可能で、高調波成分の発生を有効に抑制したパルス入力型のパワー増幅装置等を提供する。【解決手段】　出力側が相互に接続され同一周波数で駆動する複数の増幅器から成る一方と他方の少なくとも二つの増幅回路１１，１２を設ける。一方の増幅回路１２を構成する複数の増幅器を、基準パルス２３を入力し増幅する第１の反転増幅器Ｍ１１と、基準パルス２３の位相をずらし且つ反転してなる反転パルス２２を入力する反転増幅器Ｍ１２とにより構成する。そして、前記他方の増幅回路１１を、前記基準パルス２３よりもパルス幅の広い他の幅広パルス２１を共通に入力する第１の反転増幅器Ｍ１４と反転増幅器Ｍ１３とにより構成する。
摘要翻译：为了提供例如能够以低电压和低功率工作的脉冲输入型功率放大单元，能够有效地抑制谐波成分的产生。解决问题的手段放大单元设置有至少两个放大电路，由具有彼此连接的输出侧的多个放大器组成的一个和另外的放大电路（11,12）以相同的频率工作。构成一个放大电路（12）的多个放大器由输入参考脉冲（23）的第一反相放大器（M11）构成并放大输入由相移产生的反相脉冲（22）的相同和反相放大器（M12），并且参考脉冲（23）的反转。另一个放大电路（11）由反向放大器（M13）和第一反相放大器（M14）构成，共同输入宽度大于参考脉冲（23）宽度的其他宽脉冲（21）。

12. 发明申请

WO2008032763A1 増幅回路、増幅回路の低雑音化処理方法及びそのプログラム审中-公开
标题翻译：放大电路，放大电路噪声抑制方法及其程序
公开(公告)号：WO2008032763A1
公开(公告)日：2008-03-20
申请号：PCT/JP2007/067792
申请日：2007-09-13
申请人：日本電気株式会社 , 石崎晴也 , 水野正之
发明人：石崎晴也 , 水野正之
IPC分类号： H03F1/26 , H03H17/02
CPC分类号： H03F1/22 , H03F3/189 , H03H7/24 , H03H11/245
摘要：【課題】　チップ面積を小さくし設計工期の短縮を図ることが可能であり、かつ、外部からのディジタル制御も容易なＣＭＯＳ低雑音増幅回路の実現を目的とする。【解決手段】　入力信号を所望される値まで増幅する増幅段１２と、この増幅段１２の出力信号をこの出力信号が有する周波数帯域の少なくとも２倍のサンプリング周波数でサンプリングして離散時間信号へと変換するサンプル・ホールド回路１３と、このサンプル・ホールド回路１３から出力される離散時間信号から、移動平均操作によって特定の周波数帯域を選択し出力する移動平均演算部１５と、この移動平均演算部１５の出力信号を平滑化して連続時間信号として前記増幅段１２の入力へ帰還する平滑化フィルタ１７とを備える。
摘要翻译： [问题]实现可以减少芯片面积和设计时间并且可以从外部容易地数字控制的CMOS低噪声放大电路。解决问题的手段放大电路包括：放大级（12），用于将输入信号放大到期望值; 采样保持电路（13），其将来自放大级（12）的输出信号以输出信号的频带的采样频率乘以至少两个，以便被转换为离散时间信号; 移动平均计算单元（15），通过移动平均操作从采样保持电路（13）输出的离散时间信号中选择并输出特定频带; 以及平滑滤波器（17），其平滑来自移动平均计算单元（15）的输出信号并将其馈送回到放大级（12）的输入端。

13. 发明申请

WO2008023577A1 故障予測回路と方法及び半導体集積回路审中-公开
标题翻译：故障预测电路和方法以及半导体集成电路
公开(公告)号：WO2008023577A1
公开(公告)日：2008-02-28
申请号：PCT/JP2007/065623
申请日：2007-08-09
申请人：日本電気株式会社 , 水野正之 , 名倉徹 , 野瀬浩一
发明人：水野正之 , 名倉徹 , 野瀬浩一
IPC分类号： G01R31/28 , G06F11/22
CPC分类号： G01R31/31725 , G01R31/31726 , G01R31/31937
摘要：　本発明は、高信頼性の同期型の半導体集積回路を提供する。データ線に遅延回路を接続し、クロック線の論理レベルが変化する時に遅延回路の入力と出力のそれぞれの論理レベルを記憶する第１、第２の記憶回路１０１、１０２と、第１、第２の記憶回路１０１、１０２の結果が一致しているか否かを判断する判定回路１０４を備え、半導体集積回路を構成するトランジスタや配線が経年変化などにより劣化した場合でも、それが演算回路の異常や故障となることを、異常や故障となる前に予測可能としている。
摘要翻译：提供了高可靠性的同步型半导体集成电路。半导体集成电路包括与数据线连接的延迟电路，第一和第二存储器电路（101,102），用于分别在时钟的逻辑电平时存储延迟电路的输入和输出的逻辑电平线路变化，以及用于判断第一和第二存储器电路（101,102）的结果是否与其他结果一致的判断电路，由此可预先判断由于老化等引起的劣化导致算术运算电路即使在构成半导体集成电路的晶体管或布线布局由于这种老化等而劣化的情况下也是异常或故障。

14. 发明申请

WO2011068177A1 二重化計算システム及び二重化計算方法审中-公开
标题翻译：冗余计算系统和冗余计算方法
公开(公告)号：WO2011068177A1
公开(公告)日：2011-06-09
申请号：PCT/JP2010/071617
申请日：2010-11-26
申请人：日本電気株式会社 , 亀田義男 , 水野正之
发明人：亀田　義男 , 水野　正之
IPC分类号： G06F11/16 , G06F11/22
CPC分类号： G06F11/1658 , G06F11/0793 , G06F11/1629 , G06F11/1641 , G06F11/165 , G06F11/1687 , G06F11/2236
摘要：　二重化計算システムは同一の機能を持つ第１の演算処理部（Ａ系）と第２の演算処理部（Ｂ系）の二つの系からなる。診断制御部は一方の系が演算処理動作中に他方の系の診断を行う。診断制御部は診断動作に合わせて入力制御部を通して第１、第２の演算処理部への入力を制御し、出力制御部は診断結果に応じて第１、第２の演算処理部からの出力を制御する。診断終了後、診断されなかった系の記憶部から診断された系の記憶部へ値を写して二重化動作に復帰する。
摘要翻译：公开了包括具有相同功能的两个系统的冗余计算系统：第一处理单元（系统A）和第二处理单元（系统B）。在其中一个系统的处理过程中，诊断控制单元在另一个系统上执行诊断。诊断控制单元根据诊断操作通过输入控制单元控制对第一和第二处理单元的输入，并且输出控制单元根据诊断结果来控制来自第一和第二处理单元的输出。诊断完成后，从未诊断的系统的存储单元复制到被诊断的系统的存储单元，并重新开始冗余操作。

15. 发明申请

WO2008056666A1 テスト回路と方法並びに半導体装置审中-公开
标题翻译：测试电路，方法和半导体器件
公开(公告)号：WO2008056666A1
公开(公告)日：2008-05-15
申请号：PCT/JP2007/071556
申请日：2007-11-06
申请人：日本電気株式会社 , 水野正之
发明人：水野正之
IPC分类号： G01R31/28
CPC分类号： G01R31/31724 , G01R31/3187
摘要：　本発明はＢＯＳＴ（Ｂｕｉｌｔ　Ｏｎ　Ｓｅｌｆ　Ｔｅｓｔ）を用いて並列テストを行う回路と方法を提供する。ＢＯＳＴ（３）内の完動品チップ（１０）に供給されるデータパタンをＢＯＳＴから引き出し、クロック信号に応答してデータパタンを順次転送する第１の転送回路（１１－１、１１－２・・・）を備え、完動品チップ（１０）からの出力データを期待値パタンとして引き出し、クロック信号に応答して期待値パタンを順次転送する第２の転送回路（１２－１、１２－２・・・）を備えている。一の被測定チップ（１０－１）には、完動品チップ（１０）に供給されるデータパタンが印加され、他の被測定チップ（１０－２・・・）には、第１の転送回路（１１－１、１１－２・・・）の対応する段からのデータパタンが印加される。一の被測定チップ（１０－１）の出力データと完動品チップ（１０）からの出力データとが一致するか否か比較する比較器（１４－１）を備え、他の被測定チップ（１０－２・・・）の各々に対応して他の被測定チップの各々の出力データと第２の転送回路（１２－１、１２－２・・・）の対応する段からの期待値パタンとが一致するか否か比較する比較器（１４－２・・・）を備えている。
摘要翻译：可以提供使用BOST（内置自检）进行并行测试的电路和方法。该电路包括用于从BOST提取提供给BOST（3）中的完整物品芯片（10）的数据模式的第一传输电路（11-1,11-2，...），并且响应地连续发送数据模式用于从整个商品芯片（10）提取输出数据作为期望值模式并且响应于时钟连续发送期望值模式的时钟信号和第二传送电路（12-1,12-2，...）信号。提供给完整物品芯片（10）的数据模式被应用于要测量的一个芯片（10-1）和来自第一传输电路（11-1,11-2，...）的相应级的数据模式）被施加到待测量的另一个芯片（10-2，...）。比较器（14-1）将来自所测量的一个芯片（10-1）的输出数据与来自完整制品芯片（10）的输出数据进行比较，以决定它们是否一致。比较器（14-2，...）将与要测量的其他芯片（10-2，...）相对应的其他要测量的芯片的输出数据与来自第二次传送的相应阶段的期望值模式进行比较电路（12-1,12-2，...）来决定它们是否一致。

16. 发明申请

WO2008056609A1 並列テスト回路と方法並びに半導体装置审中-公开
标题翻译：并行测试电路和方法与半导体器件
公开(公告)号：WO2008056609A1
公开(公告)日：2008-05-15
申请号：PCT/JP2007/071400
申请日：2007-11-02
申请人：日本電気株式会社 , 水野正之
发明人：水野正之
IPC分类号： G01R31/28
CPC分类号： G01R31/31703 , G11C29/26 , G11C2029/2602 , G11C2029/4002 , G11C2029/5602
摘要：　本発明は並列試験される被試験デバイスを増やしても、テスタに必要な入出力ポートの数の増大を回避するテスト回路と方法、及び半導体装置を提供する。データパタンをクロックサイクルに応じて順次転送する、フリップフロップ１１－１、１１－２、１１－３、・・・よりなる第１の転送回路を備え、複数の被測定チップ１０－１、１０－２、１０－３、・・・のうち初段の被測定チップ１０－１には、テスタ１からのデータパタンが供給され、残りの被測定チップ１０－２、１０－３、・・・には、第１の転送回路の対応する段からの出力データが供給され、初段の被測定チップ１０－１からの出力を期待値パタンとして、クロックサイクルに応じて順次転送するフリップフロップ１２－１、１２－２、１２－３、・・・よりなる第２の転送回路を備え、残りの被測定チップ１０－２、１０－３の各々に対して、前記被測定チップの出力データと前記第２の転送回路の対応する段からの期待値データとを比較する比較器１４－１、１４－２、・・・を備え、複数の被測定チップの並列テストを行う。
摘要翻译：可以提供一种测试电路和方法以及半导体器件，当待测试的器件的数量增加时，可以消除测试仪所需的I / O端口数量的增加。测试电路包括：由触发器（11-1,11-2,11-3，...）形成的第一传输电路，用于根据时钟周期依次传送数据模式。在要测量的多个芯片（10-1,10-2,10-3，...）中，将来自测试器（1）的数据模式提供给初始级芯片，测量（10-1），而来自第一传送电路的相应级的输出数据被提供给待测量的剩余芯片（10-2,10-3，...）。测试电路还包括：由触发器（12-1,12-2,12-3，...）形成的第二传输电路，用于将初始级芯片待测量的输出（10 -1）作为期望值模式; 以及比较器（14-1,14-2，...），用于将来自所述待测芯片的输出数据与来自所述第二传输电路的相应级的所述剩余芯片的所述期望值数据进行比较，要被测量（10-2,10-3，...），从而进行待测量的多个芯片的并行测试。

17. 发明申请

WO2008032701A1 クロック調整回路と半導体集積回路装置审中-公开
标题翻译：时钟调节电路和半导体集成电路器件
公开(公告)号：WO2008032701A1
公开(公告)日：2008-03-20
申请号：PCT/JP2007/067649
申请日：2007-09-11
申请人：日本電気株式会社 , 帰山隼一 , 水野正之
发明人：帰山隼一 , 水野正之
IPC分类号： H01L21/822 , G06F1/04 , H01L27/04 , H03K5/00 , H03K5/15
CPC分类号： H03L7/0995 , G06F1/08 , H03K5/13 , H03K5/133 , H03K5/1565 , H03K2005/00052 , H03K2005/00058 , H03L7/07 , H03L7/0812 , H03L7/0814 , H03L7/0996 , H03L7/0998 , H04L7/0337
摘要：　本発明では、クロックの動作マージンに関して不良・故障を検出することができるクロック調整回路と該クロック調整回路を備えた半導体集積回路装置を提供する。クロック調整回路は、クロック信号を入力し、制御信号に基づき、前記クロック信号の立ち上がりエッジと立ち下がりエッジの各タイミング位相を、可変にシフトさせる位相シフタ（１５１）と、前記制御信号を各エッジが出力される前に前記位相シフタ回路に供給する制御回路（１５２）と、を備え、任意のクロックサイクル数にわたって、入力クロック信号の周期、デユーティ比、ジッタ、スキュー・遅延のうち少なくとも１つを可変させたクロック信号を出力する。
摘要翻译：提供了时钟调整电路和具有该时钟调整电路的半导体集成电路器件。时钟调节电路可以检测与时钟的操作余量相关的缺陷或故障。时钟调整电路包括：移相器，接收时钟信号，并基于控制信号可变地移位时钟信号的上升沿和下降沿的定时相位; 以及在输出这些边缘之前将控制信号提供给移相器的控制电路（152）。输出时钟信号，其中输入时钟信号的周期，占空比，抖动和偏移/延迟中的至少一个在任何期望数量的时钟周期上变化。

18. 发明申请

WO2007086500A1 入力回路及び該入力回路を備える半導体集積回路审中-公开
标题翻译：输入电路，具有这样的输入电路的半导体集成电路
公开(公告)号：WO2007086500A1
公开(公告)日：2007-08-02
申请号：PCT/JP2007/051252
申请日：2007-01-26
申请人：日本電気株式会社 , 野瀬浩一 , 水野正之
发明人：野瀬浩一 , 水野正之
IPC分类号： G06F13/38 , H03K5/14 , H03K19/0175
CPC分类号： H03K5/135 , G11C5/066 , G11C7/1078 , G11C7/1087 , G11C7/1093 , H03K2005/00071 , H03K2005/00084 , H03M9/00
摘要：　複数の被制御回路に対して制御信号を供給するための制御信号入力回路は、複数ビット信号のそれぞれに対応して設けられ、トリガ信号が第１のレベルにあるときには入力データをそのまま出力し、第２のレベルにあるときは、既に出力した出力データを保持するＮ個の制御信号保存・出力回路と、Ｓ個の制御信号保存・出力回路に対するトリガ信号を第１のレベルに設定し、残りの制御信号保存・出力回路に対するトリガ信号を第２のレベルに設定する被制御回路選択回路と、を有する。
摘要翻译：提供控制信号输入电路，用于向要控制的多个电路提供控制信号。控制信号输入电路设置有N个控制信号存储/输出电路，它们与多个位信号中的每一个对应地布置，当触发信号处于第一电平时，输出输入的数据，以及何时触发信号处于第二电平，存储已输出的输出数据。控制信号输入电路还设置有用于选择要控制的电路的电路，其将用于第一电平的控制信号存储/输出电路的S个数量的触发信号设置为用于其余控制的触发信号信号存储/输出电路在第二级。

19. 发明申请

WO2007037338A1 信号測定装置审中-公开
标题翻译：信号测量装置
公开(公告)号：WO2007037338A1
公开(公告)日：2007-04-05
申请号：PCT/JP2006/319348
申请日：2006-09-28
申请人：日本電気株式会社 , 野瀬浩一 , 水野正之
发明人：野瀬浩一 , 水野正之
IPC分类号： G01R29/02 , H03M1/08
CPC分类号： G01R19/2509
摘要：　補間信号発生回路（１０１）は、連続する二つの離散信号（ＳＩＧ）の補間信号（ＳＩＧ 1 ～ＳＩＧ N ）を生成する。Ｎ個の測定回路（５０１）は、補間信号を測定する。補間信号が測定対象となるので、離散信号に対してもＮ倍のオーバーサンプリング測定が可能になる。オーバーサンプリング測定により、離散信号の信号成分の周波数スペクトルは維持され、量子化誤差などによる雑音成分の周波数スペクトルのみが高周波帯域まで増加し、単位周波数当たりの雑音成分が低減される。このため、低域透過フィルタ（５０２）を用いて測定回路の測定結果から高周波成分を除去することにより、オーバーサンプリングをしない場合に比べ、測定結果の信号雑音比を改善することができる。
摘要翻译：内插信号生成电路（101）生成连续两个离散信号（SIG）的内插信号（SIG＆lt; SUB＆gt;到SIG＆lt; N＆gt;）。 N个测量电路（501）测量插值信号。由于内插信号是测量对象，所以离散信号也可以进行过采样测量乘以N.通过过采样测量，维持离散信号的信号分量的频谱，并且只有噪声的频谱归因于量化误差的分量增加到高频带，从而降低每单位频率的噪声分量。为此，通过使用低通滤波器（502）从测量电路的测量结果去除高频分量，与不进行过采样的情况相比，可以提高测量结果的信号噪声比。

20. 发明申请

WO2007037314A1 信号測定装置审中-公开
标题翻译：信号测量装置
公开(公告)号：WO2007037314A1
公开(公告)日：2007-04-05
申请号：PCT/JP2006/319278
申请日：2006-09-28
申请人：日本電気株式会社 , 野瀬浩一 , 水野正之
发明人：野瀬浩一 , 水野正之
IPC分类号： G01R31/319 , H01L21/822 , H01L27/04
CPC分类号： G01R31/31708
摘要：　小規模測定回路（１１１～１ｑｍ）が、ｍ個ずつｑ列に分かれて配設されている。各列の小規模測定回路（１１１～１１ｍ，１２１～１２ｍ，１ｑ１～１ｑｍ）はそれぞれ直列接続され、更に各列は並列接続されている。小規模測定回路（１１１～１ｑｍ）は、測定対象となる被測定信号Ａと、基準信号Ｂとをそれぞれ入力している。直列接続された小規模測定回路（１１１～１１ｍ…）にパラメータの値がそれぞれ異なる基準信号Ｂを与えることにより、測定範囲又は測定分解能を高めることができる。また、各列にパラメータが同一の基準信号Ｂを与えることにより、トランジスタサイズに依存する雑音成分を低減することができる。本発明によれば、測定範囲や分解能、雑音低減など、必要とされる測定性能に応じて小規模測定回路を複数用いることによって、測定回路の面積を最小限に抑えつつ、所望の性能を実現できるという効果がある。
摘要翻译：小尺寸测量电路（111至1qm）以m行和q列排列。在各排中，小型测量电路（111〜11m，121〜12m，1q1〜1qm）分别串联连接，并列彼此并联。每个小尺寸测量电路（111至1qm）输入被测量信号A作为测量对象和参考信号B.通过给小尺寸测量电路提供具有不同参数值的参考信号B （111〜11m）串联连接，可以提高测量范围或测量分辨率。此外，通过给出具有相同参数的参考信号B，可以根据晶体管尺寸减小噪声分量。通过根据测量范围的提高，分辨率和噪声降低等必要的测量性能来使用多个小型测量电路，可以在使测量电路的面积最小化的同时实现期望的性能。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式