专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2022175050A1 PEGELWANDLER 审中-公开
公开(公告)号：WO2022175050A1
公开(公告)日：2022-08-25
申请号：PCT/EP2022/051858
申请日：2022-01-27
申请人： ENDRESS+HAUSER SE+CO. KG
发明人： STRITTMATTER, Christian , GERWIG, Simon , SCHÄUBLE, Harald
IPC分类号： H03K5/02 , H03K19/0175
摘要： Die Erfindung bezieht sich auf einen Pegelwandler (L) zur Anpassung eines ersten Bezugspotentials (P1) und/oder einer ersten Kommunikationsspannung (K1) eines ersten Bauteils (E1) auf ein zweites Bezugspotential (P2) und/oder eine zweite Kommunikationsspannung (K2) eines zweiten Bauteils (E2), wobei der Pegelwandler (L) zwischen dem ersten Bauteil (E1) und dem zweiten Bauteil (E2) angeordnet ist, wobei der Pegelwandler (L) einen ersten Transistor (T1) mit einem nachgeschalteten ersten Widerstand (R1) aufweist, wobei der Pegelwandler (L) derartig ausgestaltet ist, dass in einem gesperrten Zustand des ersten Transistors (T1) am ersten Widerstand (R1) das zweite Bezugspotential (P2) abfällt, und dass in einem geöffneten Zustand des ersten Transistors (T1) am ersten Widerstand (R1) die zweite Kommunikationsspannung (K2) abfällt.

2. 发明申请

WO2008029554A1 半導体入出力制御回路审中-公开
标题翻译：半导体输入/输出控制电路
公开(公告)号：WO2008029554A1
公开(公告)日：2008-03-13
申请号：PCT/JP2007/063727
申请日：2007-07-10
申请人：松下電器産業株式会社 , 丸子彰 , 口西淳一
发明人：丸子彰 , 口西淳一
IPC分类号： H03K19/0175 , G06F1/04 , H03K5/02 , H03K19/003
CPC分类号： H03K19/0016
摘要：　同期型半導体装置（２５０）において、クロック入力Ｉ／Ｏ（２６０）と、クロック制御信号入力Ｉ／Ｏ（２７０）と、信号変化検出回路（２８０）とで入出力制御回路を構成する。クロック入力Ｉ／Ｏ（２６０）は、大きい閾値を持つ第１入力バッファ（２６４）と、小さい閾値を持つ第２入力バッファ（２６６）と、入力セレクタ（２６８）とで構成される。信号変化検出回路（２８０）は、通常は第１入力バッファ（２６４）の第１入力が選択され、クロック制御信号（２７９）の論理レベルが非活性化レベルから活性化レベルへ変化したことを検出した時のみ第２入力バッファ（２６６）の第２入力が一時的に選択されるように、入力セレクタ（２６８）を制御する。
摘要翻译：在同步型半导体器件（250）中，输入/输出控制电路包括时钟输入I / O（260）; 时钟控制信号输入I / O（270）; 和信号变化检测电路（280）。时钟输入I / O（260）包括具有大阈值的第一输入缓冲器（264）具有小阈值的第二输入缓冲器（266）; 和输入选择器（268）。信号改变检测电路（280）控制输入选择器（268），使得输入选择器（268）在正常条件下从第一输入缓冲器（264）中选择第一输入，并临时从第二输入缓冲器（ 266），只有当确定时钟控制信号（279）的逻辑电平已经从去激活电平变为激活电平时。

3. 发明申请

WO03010882A2 ELECTRONIC CIRCUIT COMPRISING AN AMPLIFIER FOR AMPLIFYING A BINARY SIGNAL 审中-公开
标题翻译：包含用于放大二进制信号的放大器的电子电路
公开(公告)号：WO03010882A2
公开(公告)日：2003-02-06
申请号：PCT/IB0203143
申请日：2002-07-25
申请人： KONINKL PHILIPS ELECTRONICS NV , DEN BESTEN GERRIT W
发明人： DEN BESTEN GERRIT W
IPC分类号： H03K3/354 , H03F3/34 , H03F3/45 , H03K3/012 , H03K3/0231 , H03K3/356 , H03K5/02 , H03K5/24 , H03F1/00
CPC分类号： H03K5/023 , H03K3/35613 , H03K5/2481
摘要： An electronic circuit comprising an amplifier (AMP) for amplifying a binary input signal (Ui) including an input stage coupled to receive the binary input signal (Ui) comprising means for supplying a DC current to the input stage. Said means supplies a current having a first (I1) current value to the input stage during a period of time that is approximately equal to the period of time corresponding to a transition phase from a first binary signal value to a second binary signal value. During the remaining time, said means supplies a current having a second (I2) current value which is smaller than the first (I1) current value. By virtue thereof, the electronic circuit only consumes a significant amount of power during a transition phase from the first binary signal value to the second binary signal value. The amplifier (AMP) can be implemented in all kinds of digital circuits, of which the digital voltage range (the difference between the second and the first binary values) must be increased. For example, in oscillators that supply many clock phases, a substantial saving in power can be obtained by applying said amplifier (AMP) instead of prior-art amplifiers.
摘要翻译：一种电子电路，包括用于放大包括耦合以接收二进制输入信号（Ui）的输入级的二进制输入信号（Ui）的放大器（AMP），包括用于向输入级提供DC电流的装置。所述装置在大约等于对应于从第一二进制信号值到第二二进制信号值的转变相位的时间段的时间段期间向输入级提供具有第一（I1）电流值的电流。在剩余时间期间，所述装置提供具有小于第一（I1）电流值的第二（I2）电流值的电流。由此，电子电路在从第一二进制信号值到第二二进制信号值的转变阶段仅消耗大量的功率。放大器（AMP）可以在各种数字电路中实现，其数字电压范围（第二和第二二进制值之间的差值）必须增加。例如，在提供许多时钟相位的振荡器中，通过应用所述放大器（AMP）而不是现有技术的放大器可以获得实质上的功率节省。

4. 发明申请

WO2008072280A1 レベルシフト回路、レベルシフト回路の駆動方法、及び、レベルシフト回路を有する半導体回路装置审中-公开
标题翻译：电平移位电路，电平移位电路驱动方法，以及具有电平转换电路的半导体电路装置
公开(公告)号：WO2008072280A1
公开(公告)日：2008-06-19
申请号：PCT/JP2006/324519
申请日：2006-12-08
申请人：富士通株式会社 , 船越純
发明人：船越純
IPC分类号： H03K5/02
CPC分类号： H03K19/018528
摘要：本発明は、余剰電流が発生しないレベルシフト回路であり、高電位を発生する高電位電源と、低電位を発生する低電位電源と、接地電位を発生する接地電源とに接続されており、前記低電位と接地電位間で振幅する低電位信号を受け、前記高電位と前記接地電位間で振幅する高電位信号に変換して出力するレベルシフト部と、前記レベルシフト部からの前記高電位信号を反転増幅するインバータ部と、前記高電位電源と前記接地電源間に前記インバータ部と直列接続され、ゲート電極に前記低電位電源が接続されている、前記インバータ部に前記接地電位を供給するＮ型ＭＯＳトランジスタと、を備えることを特徴とする。また、上記のレベル回路を使用すると、アナログ電源とロジック電源の投入順序にかかわりなく、余剰電流の発生がない半導体回路装置を提供できる。
摘要翻译：一种电平移位电路，其中不产生剩余电流。电平移位电路包括电平移位部分，其连接到用于产生高电位的高电位电源，用于产生低电位的低电位电源和用于产生地电位的接地电源，接收并转换低电位信号，其幅度在低电位和地电位之间，到高电位信号，其幅度在高电位和地电位之间，并输出高电位信号; 逆变器部，其对来自所述电平移位部的高电位信号进行反转放大; 以及与高电位电源和地电源之间的逆变器部分串联连接的N型MOS晶体管，其栅电极连接到低电位电源，并将地电位提供给逆变器部分。此外，该电平电路可以用于提供半导体电路装置，其中不存在剩余电流而与模拟和逻辑电源接通的顺序无关。

5. 发明申请

WO2007090261A1 VOLTAGE LEVEL SHIFTER CIRCUIT 审中-公开
标题翻译：电压水平更换电路
公开(公告)号：WO2007090261A1
公开(公告)日：2007-08-16
申请号：PCT/CA2006/001896
申请日：2006-11-21
申请人： MOSAID TECHNOLOGIES INCORPORATED , LINES, Valerie, L.
发明人： LINES, Valerie, L.
IPC分类号： H03K5/00 , H03K5/003 , H03K5/02 , H03K5/08
CPC分类号： H03K19/018521 , G11C8/08 , G11C11/4085 , H03K19/0013
摘要： A level shifter circuit for converting a logic signal with logic '1' and '0' levels at first high and low supply voltage levels to a signal with second high and low supply voltage levels. In particular, the second high and low supply voltage levels are greater than the first high and low supply voltage levels. The disclosed level shifter is configured such that the size of the preceding logic gate and circuitry within the level shifter can be reduced, facilitating its layout in pitch-limited areas. The level shifter also includes circuitry to decouple the output pull-up and pull-down paths to further facilitate state transitions and reduce crowbar current consumption.
摘要翻译：一种电平移位器电路，用于将具有第一高电平和低电源电平电平的逻辑“1”和“0”电平的逻辑信号转换为具有第二高电平和低电源电平的信号。特别地，第二高和低电源电压电平大于第一高和低电源电压电平。所公开的电平移位器被配置为使得可以减小电平移位器内的前一逻辑门和电路的尺寸，便于其在音高限制区域中的布局。电平移位器还包括用于去耦输出上拉和下拉路径的电路，以进一步促进状态转换并减少撬棒电流消耗。

6. 发明申请

WO2004057760A1 シフトレジスタ及びその駆動方法审中-公开
标题翻译：移动电阻器及其驱动方法
公开(公告)号：WO2004057760A1
公开(公告)日：2004-07-08
申请号：PCT/JP2003/016028
申请日：2003-12-15
申请人：株式会社半導体エネルギー研究所
发明人：納光明 , 安西彩
IPC分类号： H03K5/02
CPC分类号： H03K5/249 , G11C19/00 , G11C19/184 , H03K5/003 , H03K5/02 , H03K5/082
摘要：　本発明は、インバータの入力部をインバータの閾値電位にし、インバータの入力部に容量手段を介してＣＫ信号を入力することで、ＣＫ信号は増幅され、その増幅されたＣＫ信号をシフトレジスタに用いる。つまり、インバータの閾値電位を取得することで、トランジスタの特性ばらつきに殆ど影響しないシフトレジスタを提供することができる。
摘要翻译：通过在将反相器的输入部分设定在逆变器的阈值电位的同时，通过电容装置将CK信号输入到反相器的输入部分中，CK信号被放大，并且该放大的CK信号用于移位电阻器。通过设置在逆变器的阈值电位，移位电阻几乎不受晶体管特性的变化的影响。

7. 发明申请

WO9704525A3 A WIRELESS DIGITAL COMMUNICATION DEVICE, AND A PULSE SHAPING NETWORK 审中-公开
标题翻译：无线数字通信设备和脉冲形状网络
公开(公告)号：WO9704525A3
公开(公告)日：1997-03-20
申请号：PCT/IB9600675
申请日：1996-07-11
申请人： PHILIPS ELECTRONICS NV , PHILIPS NORDEN AB
发明人： JANSSEN DANIEL JOHANNES GERARD
IPC分类号： H03H15/00 , H03H17/02 , H03K4/02 , H03K4/94 , H03K5/02 , H03M1/74 , H04L27/12 , H04L27/20
CPC分类号： H03M1/745 , H04L27/2017
摘要： A wireless digital communication device is proposed having a pulse shaping network for pulse shaping digital signals before modulation. The pulse shaping network comprises a shift register to which data to be modulated are fed. Outputs of the shift register are connected to control inputs of switched weighted current sources. The switched weighted current sources are summed over an output resistor. An adjustment voltage for adjusting the magnitude of the shaped data is fed to one input of a differential amplifier, a reference resistor being coupled to another input of the amplifier, and to a reference current source which is mirrored into the switched weighted current sources. Herewith, an accurate and easily adjustable pulse shaping network is obtained.

8. 发明申请

WO2023081758A1 SYSTEM AND METHODS TO DELIVER HYPERPOLARIZING WAVEFORM 审中-公开
公开(公告)号：WO2023081758A1
公开(公告)日：2023-05-11
申请号：PCT/US2022/079222
申请日：2022-11-03
申请人： ADVANCED NEUROMODULATION SYSTEMS, INC.
发明人： PARK, Hyun-joo
IPC分类号： A61N1/36 , A61N1/05 , H03K5/02
摘要： In some embodiments, a method of providing a neurostimulation therapy to a patient, comprises: generating electrical pulses, by an implantable pulse generator (IPG), comprising respective bursts of a plurality of anodic pulses with each anodic pulse being separated by a time gap, wherein (1) the plurality of anodic pulses comprise successively increasing charge; (2) the plurality of anodic pulses are charge limited to be sub-threshold; (3) each burst of anodic pulses is followed by a discharge phase of intermittent time periods to discharge charge build up from the anodic pulses; and (4) each successive intermittent time period increases in time through the discharge phase to avoid action potential (AP) generation; and applying the generated electrical pulses to neural tissue of the patient to inhibit neural activity of the patient.

9. 发明申请

WO2016011036A1 MULTI-RATE CLOCK BUFFER 审中-公开
标题翻译：多速时钟缓冲器
公开(公告)号：WO2016011036A1
公开(公告)日：2016-01-21
申请号：PCT/US2015/040386
申请日：2015-07-14
申请人： FINISAR CORPORATION
发明人： KALOGERAKIS, Georgios , NGUYEN, The'Linh , MORAN, Timothy, G.
IPC分类号： H03K5/02
CPC分类号： H03K5/00006 , G06F1/10 , H03K5/02 , H04L7/0016 , H04L7/0087 , H04L7/04
摘要： A system (100) may include a driver circuit (102) configured to receive a clock signal (106). The system may also include a first tuned circuit (104a) and a second tuned circuit (104b). The first tuned circuit (104a) and the driver circuit (102) may be collectively tuned according to a first frequency range. The first tuned circuit may be configured to be active (110out high) when a rate of the clock signal is within the first frequency range and to be inactive (110out low) when the rate is outside the first frequency range. Further, the second tuned circuit (104b) and the driver circuit (102) may be collectively tuned according to a second frequency range that is different from the first frequency range. The second tuned circuit (104b) may be configured to be active (110out low) when the rate is within the second frequency range and to be inactive when the rate is outside the second frequency range (110out high).
摘要翻译：系统（100）可以包括被配置为接收时钟信号（106）的驱动器电路（102）。该系统还可以包括第一调谐电路（104a）和第二调谐电路（104b）。第一调谐电路（104a）和驱动电路（102）可以根据第一频率范围进行集中调谐。当速率在第一频率范围之外时，当时钟信号的速率在第一频率范围内时，第一调谐电路可以被配置为有效（110输出高）并且不活动（110out低）。此外，第二调谐电路（104b）和驱动电路（102）可以根据与第一频率范围不同的第二频率范围进行集中调谐。第二调谐电路（104b）可以被配置为当速率在第二频率范围内时是有效的（110out低），并且当速率在第二频率范围（110out高）之外时不活动）。

10. 发明申请

WO2006124117A3 CONTROLLING TRANSIENT CURRENT PEAKS 审中-公开
标题翻译：控制瞬态电流峰值
公开(公告)号：WO2006124117A3
公开(公告)日：2007-06-14
申请号：PCT/US2006011401
申请日：2006-03-28
申请人： PACKET DIGITAL , JORGENSON JOEL A , THUROW BRADLEY R , MORLOCK BRIAN M
发明人： JORGENSON JOEL A , THUROW BRADLEY R , MORLOCK BRIAN M
IPC分类号： H03K5/02
CPC分类号： H03K5/01 , H03K17/163
摘要： An apparatus for controlling transient current peaks including a bus interface unit (202) and a waveform shaper (203) coupled to the bus interface unit and a peripheral device. The bus interface unit generates a control signal (207) having a transition from a first value to a second value over a period of time. The waveform shaper receives the control signal and modifies the control signal by increasing the period of the transition. The modified control signal is received by the peripheral device (204) and a transient current peak in the peripheral device is controlled.
摘要翻译：一种用于控制瞬态电流峰值的装置，包括耦合到总线接口单元和外围设备的总线接口单元（202）和波形整形器（203）。总线接口单元产生在一段时间内具有从第一值到第二值的转变的控制信号（207）。波形整形器接收控制信号并通过增加转换周期来修改控制信号。修改的控制信号由外围设备（204）接收，并且外围设备中的瞬态电流峰值被控制。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式