专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明申请

WO2009052181A1 CONTROLLED RAMP RATES FOR METAL BITLINES DURING WRITE OPERATIONS FROM HIGH VOLTAGE DRIVER FOR MEMORY APPLICATIONS 审中-公开
标题翻译：用于存储器应用的高电压驱动器的写操作期间的金属针头的控制速率
公开(公告)号：WO2009052181A1
公开(公告)日：2009-04-23
申请号：PCT/US2008/079993
申请日：2008-10-15
申请人： SPANSION LLC , BINBOGA, Evrim
发明人： BINBOGA, Evrim
IPC分类号： G11C16/34
CPC分类号： G11C16/0475 , G11C16/0491 , G11C16/12 , G11C16/24 , G11C16/30
摘要： Systems (500, 530, 900) and methods (800) that control the switching transition times or profile of a ramped voltage write signal (535) used for programming or erasing at least a wordline (309) of an array (300, 920) of multi-bit and/or multi-level flash memory cells (200) are provided. In one embodiment, this goal is accomplished by applying a ramped or otherwise controlled profile write voltage (535) to the flash memory cells (304) in order to avoid disturb issues to the unselected (non-targeted) neighboring memory cells (305), which preserves the existing state of the neighboring cells (305) while keeping the design as compact and manageable as possible yet maintains a high write speed. The systems and method are applicable to, and reliable for various memory technologies, since the size of the steps or other such functional transitions of the ramped voltage profile (535) can be adjusted or trimmed (590) to any level of resolution required.
摘要翻译：用于控制用于对阵列（300,920）的至少一个字线（309）进行编程或擦除的斜坡电压写入信号（535）的切换转换时间或轮廓的系统（500,530,900）和方法（800）的多位和/或多级闪存单元（200）。在一个实施例中，该目标是通过将斜坡或其它方式控制的配置文件写入电压（535）应用于闪速存储器单元（304）来实现的，以便避免对未选定（非目标）相邻存储器单元（305）的干扰问题，其保持相邻小区（305）的现有状态，同时保持设计尽可能紧凑和可管理，同时保持高写入速度。系统和方法适用于各种存储器技术并且可靠，因为可以将斜坡电压分布（535）的步长或其他此类功能转换的大小调整或修整（590）至任何所需分辨率水平。

92. 发明申请

WO2009015306A2 CAPACITOR SAVE ENERGY VERIFICATION 审中-公开
标题翻译：电容器节省能源验证
公开(公告)号：WO2009015306A2
公开(公告)日：2009-01-29
申请号：PCT/US2008071106
申请日：2008-07-25
申请人： AGIGA TECH INC , SARTORE RONALD
发明人： SARTORE RONALD
IPC分类号： H02J15/00
CPC分类号： G11C14/00 , G11C5/141 , G11C16/30
摘要： A memory subsystem is configured to obtain power from an external system and from at least one power capacitors. The memory subsystem includes logic to verify the power delivery capability of the power capacitors.
摘要翻译：存储器子系统被配置为从外部系统和至少一个功率电容器获得电力。存储器子系统包括验证功率电容器的功率输送能力的逻辑。

93. 发明申请

WO2008083292A1 GENERATION OF ANALOG VOLTAGE USING SELF-BIASED CAPACITIVE FEEDBACK STAGE 审中-公开
标题翻译：使用自偏置电容反馈阶段产生模拟电压
公开(公告)号：WO2008083292A1
公开(公告)日：2008-07-10
申请号：PCT/US2007/089072
申请日：2007-12-28
申请人： SANDISK CORPORATION , PAN, Feng
发明人： PAN, Feng
IPC分类号： G11C16/06
CPC分类号： G11C16/30 , G11C5/147
摘要： Analog voltage drain with reduced current drain is achieved by a new capacitive-divided feedback architecture. During the operational phase an op amp monitors a capacitively-divided fraction of the output voltage, and drives a current sink or source accordingly; during an initial phase the output is forced to the correct value by a different circuit, while the opamp is connected to self-tune itself in a way which removes DC offset effects.
摘要翻译：具有减少电流消耗的模拟电压消耗通过新的电容分压反馈架构实现。在运行阶段，运算放大器监视输出电压的电容分数，相应地驱动电流接收器或源; 在初始阶段，输出通过不同的电路被强制为正确的值，而运算放大器被连接到以自动调整自身的方式来消除DC偏移效应。

94. 发明申请

WO2007134277A2 MAINTENANCE OPERATIONS FOR MULTI-LEVEL DATA STORAGE CELLS 审中-公开
标题翻译：多级数据存储单元的维护操作
公开(公告)号：WO2007134277A2
公开(公告)日：2007-11-22
申请号：PCT/US2007068851
申请日：2007-05-14
申请人： APPLE INC , CORNWELL MICHAEL J , DUDTE CHRISTOPHER P
发明人： CORNWELL MICHAEL J , DUDTE CHRISTOPHER P
CPC分类号： G11C16/26 , G11C11/5628 , G11C11/5642 , G11C16/30 , G11C16/3418 , G11C16/3431 , G11C16/349 , G11C29/00 , G11C2211/5641
摘要： Systems and methods, including computer software, for reading data from a flash memory cell (124) involve detecting voltages from a group of memory cells. The group of memory cells have associated metadata for error detection (605), and each memory cell stores a voltage representing a data value selected from a plurality of possible data values. Each possible data value corresponds to one range of multiple non-overlapping ranges of analog voltages. Memory cells having uncertain data values are identified based on the detected voltages (610). Alternative data values for the memory cells having the uncertain data values are determined (615). A combination of alternative data values is selected (625), and an error detection test is performed (635) using the metadata associated with the memory cells and the selected combination of alternative data values.
摘要翻译：用于从闪存单元（124）读取数据的系统和方法（包括计算机软件）涉及检测来自一组存储器单元的电压。存储器单元组具有用于错误检测的相关联的元数据（605），并且每个存储器单元存储表示从多个可能数据值中选择的数据值的电压。每个可能的数据值对应于模拟电压的多个非重叠范围的一个范围。基于检测到的电压来识别具有不确定数据值的存储单元（610）。确定具有不确定数据值的存储单元的替代数据值（615）。选择替代数据值的组合（625），并且使用与存储器单元相关联的元数据和所选择的备选数据值的组合来执行错误检测测试（635）。

95. 发明申请

WO2007013132A1 半導体装置およびその制御方法审中-公开
标题翻译：半导体器件及其控制方法
公开(公告)号：WO2007013132A1
公开(公告)日：2007-02-01
申请号：PCT/JP2005/013607
申请日：2005-07-25
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 岡田昌 , 矢野勝 , 黒崎一秀
发明人：岡田昌 , 矢野勝 , 黒崎一秀
IPC分类号： G11C16/30
CPC分类号： G11C16/30 , G11C5/145
摘要：本発明は、メモリセルアレイに接続された出力ノードを昇圧するポンプ回路（１０）と、ポンプ回路にクロックを出力する発振器（１２）と、ポンプ回路の出力ノード（１７）の電圧が第１の参照電圧より低い場合、発振器を動作させ、出力ノードの電圧が第２の参照電圧より高い場合、発振器を停止させる動作信号を発振器に出力する検出回路（１６）と、を具備する半導体装置およびその制御方法である。本発明によれば、ポンプ回路の出力ノードの電圧が目標の電圧以上のときは、発振器を停止する。そのため、ポンプ回路も停止する。よって、不要な電荷をグランドに流してしまうことがない。よって、昇圧回路の消費電力を削減することができる。
摘要翻译：提供了一种半导体器件，包括：用于升压连接到存储单元阵列的输出节点的泵电路（10）; 用于向泵电路输出时钟的振荡器（12）; 以及检测电路（16），用于如果所述泵电路的输出节点（17）的电压低于第一参考电压并且如果所述输出节点的电压高于第二参考电压则停止所述振荡器。还公开了一种半导体器件的控制方法。当泵电路的输出节点的电压等于或大于目标电压时，振荡器停止。为此，泵电路也停止。因此，不存在不必要的电荷流向地面的情况。因此，可以降低升压电路的功耗。

96. 发明申请

WO2006094855A1 METHOD AND DEVICE OF REWRITING A SECTOR STORING THE BOOTLOADER CODE IN A SECTOR ERASABLE SEMICONDUTOR MEMORY MEANS 审中-公开
标题翻译：在部门可擦除的半导体存储器装置中存储引导器代码的部件的方法和装置
公开(公告)号：WO2006094855A1
公开(公告)日：2006-09-14
申请号：PCT/EP2006/050364
申请日：2006-01-23
申请人： ROBERT BOSCH GMBH , RAJA, Jayaraman
发明人： RAJA, Jayaraman
IPC分类号： G06F11/14 , G11C16/10
CPC分类号： G11C16/102 , G06F8/60 , G11C5/141 , G11C16/105 , G11C16/30
摘要： Primary to writing an application code A1 to a remaining unused part of the primary sector the bootloader code B is copied from the primary sector (1) to a second sector (2), all content of the first sector (1) is erased and the bootloader B code is recopied from the second (2) to the primary sector (1).
摘要翻译：主要将应用代码A1写入主扇区的剩余未使用部分，引导加载程序代码B从主扇区（1）复制到第二扇区（2），第一扇区（1）的所有内容被擦除，并且引导程序B代码从第二个（2）重新开始到主要扇区（1）。

97. 发明申请

WO2005096796A3 METHOD AND APPARATUS FOR A DUAL POWER SUPPLY TO EMBEDDED NON-VOLATILE MEMORY 审中-公开
标题翻译：用于嵌入式非易失性存储器的双电源的方法和装置
公开(公告)号：WO2005096796A3
公开(公告)日：2006-04-27
申请号：PCT/US2005009865
申请日：2005-03-24
申请人： ATMEL CORP , DAGA JEAN-MICHEL
发明人： DAGA JEAN-MICHEL
IPC分类号： G11C5/14 , G11C8/08 , G11C16/12 , G11C16/30 , G11C16/08
CPC分类号： G11C16/12 , G11C5/145 , G11C5/147 , G11C8/08 , G11C16/30
摘要： A charge pump (407) is configured to receive the external voltage level (405) and generate a high voltage level (415), wherein the high voltage level is higher than the external voltage level. A memory control circuit (420) is configured to receive the external voltage level and the high voltage level, and to select one of the oltage levels. A memory array (430), with a word line and a bit line, is configured to receive the external and high voltage levels at the word line and the high voltage levels at the bit line. A word line driver (440) is configured to provide the external and high voltage levels to the word line. A bit line selector (455) is configured to select the bit line and receive the high, external, and regulated voltage levels. A bit line driver (450) is configured to provide the external voltage levels to the bit line selector (455).
摘要翻译：电荷泵（407）被配置为接收外部电压电平（405）并产生高电压电平（415），其中高电压电平高于外部电压电平。存储器控制电路（420）被配置为接收外部电压电平和高电压电平，并且选择其中一个电压电平。具有字线和位线的存储器阵列（430）被配置为在字线处接收外部和高电压电平以及在位线处接收高电压电平。字线驱动器（440）被配置为向字线提供外部和高电压电平。位线选择器（455）被配置为选择位线并接收高电平，外部和调节电压电平。位线驱动器（450）被配置为向位线选择器（455）提供外部电压电平。

98. 发明申请

WO2006001057A1 電圧制御回路および半導体装置审中-公开
标题翻译：电压控制电路和半导体器件
公开(公告)号：WO2006001057A1
公开(公告)日：2006-01-05
申请号：PCT/JP2004/008997
申请日：2004-06-25
申请人：スパンションエルエルシー , Spansion Japan株式会社 , 山田重和
发明人：山田重和
IPC分类号： G11C16/06
CPC分类号： G11C16/30 , G11C5/14 , H02M3/07
摘要：　電圧制御回路は、第１の端子が受け取る第１の電位を分割することにより所定のノードに第２の電位を供給する分割回路と、各容量に対応して設けられ該各容量のうち使用する容量を前記ノードに接続する第１のトランジスタと、前記各第１のトランジスタに対応して設けられ前記各第１のトランジスタのうち使用するトランジスタを前記ノードに接続するよう配置された第２のトランジスタと、前記ノードに与えられた電位をリファレンス電位と比較する比較回路とを含む。これにより、トランジスタのジャンクション容量を最小に抑制し、正確に一定電圧を制御し保持することができる。また前記ノードに接続されバックバイアスがかけられたリセットトランジスタを含む。これにより、リーク電流を最小にし、一定電圧を長時間保持することができる。
摘要翻译：电压控制电路包括分割电路，其通过分割由第一端子接收的第一电位而向第二电位提供规定的节点，为各电容器设置的第一晶体管，以将电容器连接到电容器所述节点设置有用于各个第一晶体管的第二晶体管，并且被布置为将所述第一晶体管中要使用的晶体管与所述节点连接;以及比较电路，其将已经给予所述节点的电位与参考潜力。因此，可以将晶体管的结电容减小到最小，并且可以正确地控制电压并将其保持在固定的水平。该电路还包括与该节点连接并被反向偏置的复位晶体管。因此，泄漏电流被最小化并且可以长时间保持固定电压。

99. 发明申请

WO2005096796A2 METHOD AND APPARATUS FOR A DUAL POWER SUPPLY TO EMBEDDED NON-VOLATILE MEMORY 审中-公开
标题翻译：用于嵌入式非易失性存储器的双电源的方法和装置
公开(公告)号：WO2005096796A2
公开(公告)日：2005-10-20
申请号：PCT/US2005/009865
申请日：2005-03-24
申请人： ATMEL CORPORATION , DAGA, Jean-Michel
发明人： DAGA, Jean-Michel
IPC分类号： G11C5/14 , G11C8/08 , G11C16/12 , G11C16/30
CPC分类号： G11C16/12 , G11C5/145 , G11C5/147 , G11C8/08 , G11C16/30
摘要： The invention comprises a charge pump is configured to receive the external voltage level and generate a high voltage level, wherein the high voltage level is higher than the external voltage level. A memory control circuit is configured to receive the external voltage level and the high voltage level, and to select between and provide them. A memory array, with a word line and a bit line, is configured to receive the external and high voltage levels at the word line and the high voltage levels at the bit line. A word line driver is configured to provide the external and high voltage levels to the word line. A bit line selector is configured to select the bit line and receive the high, external, and regulated voltage levels. A bit line driver is configured to provide the external voltage levels to the bit line selector.
摘要翻译：本发明包括电荷泵，被配置为接收外部电压电平并产生高电压电平，其中高电压电平高于外部电压电平。存储器控制电路被配置为接收外部电压电平和高电压电平，并且在其间进行选择并提供它们。具有字线和位线的存储器阵列被配置为在字线处接收外部和高电压电平以及在位线处接收高电压电平。字线驱动器被配置为向字线提供外部和高电压电平。位线选择器配置为选择位线并接收高电平，外部和调节电压电平。位线驱动器被配置为向位线选择器提供外部电压电平。

100. 发明申请

WO2004046902A3 AUTOMATIC POWER SAVINGS STAND-BY CONTROL FOR NON-VOLATILE MEMORY 审中-公开
标题翻译：自动省电对非易失性存储器的备用控制
公开(公告)号：WO2004046902A3
公开(公告)日：2004-12-29
申请号：PCT/US0334233
申请日：2003-10-29
申请人： INTEL CORP
发明人： HAID CHRISTOPHER , CARRIERI ENRICO
IPC分类号： G06F1/32 , G11C16/30 , G11C5/14
CPC分类号： G06F1/3225 , G06F1/3275 , G11C16/30 , G11C2207/2227 , Y02D10/14 , Y02D50/20
摘要： A non-volatile memory array such as a flash memory array may include a power savings circuit to control a stand-by mode of the non-volatile memory array. The power savings circuit may cause a placement of the non-volatile memory array into a stand-by mode in the absence of activity on at least one or more inputs of the non-volatile memory array. Power may be saved automatically without processor intervention by reducing the operating current of the non-volatile memory array. The automatic power savings circuit may provide a chip enable output to an input of stand-by circuitry to control the operation of the standby circuitry without requiring an explicit stand-by command from a processor.
摘要翻译：诸如闪存阵列的非易失性存储器阵列可以包括省电电路以控制非易失性存储器阵列的备用模式。在对非易失性存储器阵列的至少一个或多个输入不存在活动的情况下，功率节省电路可以引起非易失性存储器阵列的放置进入待机模式。通过降低非易失性存储器阵列的工作电流，可以在没有处理器干预的情况下自动节省电力。自动省电电路可以向备用电路的输入提供芯片使能输出以控制备用电路的操作，而不需要来自处理器的明确的备用命令。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式