会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US5912901A Method and built-in self-test apparatus for testing an integrated circuit which capture failure information for a selected failure 失效
    • Method and built-in self-test apparatus for testing an integrated circuit which capture failure information for a selected failure
    • 用于测试集成电路的方法和内置自检装置，其捕获所选故障的故障信息
    • US5912901A
    • 1999-06-15
    • US823446
    • 1997-03-24
    • R. Dean Adams , Michael R. Ouellette , Ronald J. Prilik
    • R. Dean Adams , Michael R. Ouellette , Ronald J. Prilik
    • G01R31/28 , G01R31/3185 , G01R31/319 , G06F11/22 , G11C29/12
    • G01R31/318555 , G01R31/2884 , G01R31/319
    • A built-in self-test (BIST) apparatus and method for testing an integrated circuit are disclosed which enable capture of failure data for a selected failure. The BIST apparatus comprises a clock generator, which generates at least a first clock signal, and a built-in self-tester, which applies predetermined input data patterns to the integrated circuit in response to the first clock signal. In addition, the BIST apparatus includes a data comparator for comparing output data received from the integrated circuit with expected output data. The data comparator detects a failure within the integrated circuit when the output data received from the integrated circuit differs from the expected output data. The BIST apparatus further includes a clock controller that disables the first clock signal in response to the detection of a selected occurrence of a failure. By enabling testing of the integrated circuit to be halted upon the occurrence of a selected failure, failure analysis of the integrated circuit is enhanced.
    • 公开了一种用于测试集成电路的内置自检（BIST）装置和方法，其能够捕获所选故障的故障数据。 BIST装置包括产生至少第一时钟信号的时钟发生器和内置自测试器，其响应于第一时钟信号将预定的输入数据模式应用于集成电路。 此外，BIST装置包括用于将从集成电路接收的输出数据与预期输出数据进行比较的数据比较器。 当从集成电路接收的输出数据与预期输出数据不同时，数据比较器检测集成电路内的故障。 BIST装置还包括时钟控制器，其响应于所选择的故障发生的检测而禁用第一时钟信号。 通过在所选择的故障发生时能够对要停止的集成电路进行测试，增强了集成电路的故障分析。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 5. 发明授权
      US06907554B2 Built-in self test system and method for two-dimensional memory redundancy allocation 失效
    • Built-in self test system and method for two-dimensional memory redundancy allocation
    • 内置自检系统和二维内存冗余分配方法
    • US06907554B2
    • 2005-06-14
    • US10249817
    • 2003-05-09
    • R. Dean Adams , Thomas J. Eckenrode , Steven L. Gregor , Gary S. Koch
    • R. Dean Adams , Thomas J. Eckenrode , Steven L. Gregor , Gary S. Koch
    • G11C29/44 , G11C29/00
    • G11C29/4401 , G11C29/44 , G11C2029/0401
    • A built-in self test system (124) and method for two-dimensional memory redundancy allocation. The built-in self test system is adapted to allocate two redundant columns (116) and one redundant row (120) to an embedded memory (104) as needed to repair single cell failures (SCFs) within the rows (108) and columns of the memory. The self-test system includes a left-priority encoder (136), a right-priority encoder (140), and a greater-than-two detector (144). The left-priority encoder encodes the location of the first SCF most proximate the most-significant bit of the corresponding word. The right-priority encoder encodes the location of the first SCF most proximate the least-significant bit of the corresponding word. The greater-than-two detector determines whether a word contains more than two SCFs. If the greater-than-two detector detects that a word contains more than two SCFs, the built-in self test system identifies the corresponding row as being a must-fix row, since the number of SCFs exceeds the number of redundant columns.
    • 内置自检系统（124）和二维内存冗余分配方法。 所述内置自检系统适于根据需要将两个冗余列（116）和一个冗余行（120）分配给嵌入式存储器（104），以修复行（108）和列（108）中的单个单元故障（SCF） 记忆。 自检系统包括左优先编码器（136），右优先编码器（140）和大于二检测器（144）。 左优先级编码器对最接近相应字最高有效位的第一SCF的位置进行编码。 右优先编码器编码最接近对应字的最低有效位的第一SCF的位置。 大于2的检测器确定一个单词是否包含两个以上的SCF。 如果大于2的检测器检测到一个字含有两个以上的SCF，则内置的自检系统将相应的行识别为必须修复的行，因为SCF的数量超过冗余列的数量。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 6. 发明授权
      US06651201B1 Programmable memory built-in self-test combining microcode and finite state machine self-test 失效
    • Programmable memory built-in self-test combining microcode and finite state machine self-test
    • 可编程存储器内置自检组合微码和有限状态机自检
    • US06651201B1
    • 2003-11-18
    • US09626715
    • 2000-07-26
    • R. Dean Adams , Thomas J. Eckenrode , Steven L. Gregor , Kamran Zarrineh
    • R. Dean Adams , Thomas J. Eckenrode , Steven L. Gregor , Kamran Zarrineh
    • G01R3128
    • G01R31/3187 , G01R31/2891 , G11C29/16
    • A finite state machine (FSM) is used to generate, in real time, potentially long sequences of signals which control generation of signals for application to a memory structure during a self-test procedure which is provided in hardware on the same chip with the memory structure. The FSM-based instruction generator requires much less area than is required for storage of a corresponding number of microcode instructions and allows the built-in self-test (BIST) controller to have a modular architecture permitting re-use of hardware designs for the BIST arrangement with consequent reduction of elimination of design costs of the BIST arrangement to accommodate new memory designs. The sequential nature of the operation of a finite state machine as it progresses through a desired sequence of states is particularly well-suited to controlling capture of signals where access to high. speed data transfer circuits cannot otherwise be accommodated.
    • 有限状态机（FSM）用于实时地产生潜在的长序列信号，该序列控制信号的产生，以便在与存储器相同的芯片上的硬件中提供的自检过程期间应用于存储器结构 结构体。 基于FSM的指令生成器需要比存储相应数量的微代码指令所需的面积少得多的内存自检（BIST）控制器具有模块化架构，允许重新使用硬件设计用于BIST 从而减少了BIST安排的设计成本的消除以适应新的存储器设计。 有限状态机在其进行期望的状态序列的操作的顺序性质特别适合于控制对高访问信号的捕获。 速度数据传输电路不能适应。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 8. 发明授权
      US07203873B1 Asynchronous control of memory self test 有权
    • Asynchronous control of memory self test
    • 内存自检异步控制
    • US07203873B1
    • 2007-04-10
    • US10861247
    • 2004-06-04
    • R. Dean Adams , Robert Abbott , Xiaoliang Bai , Dwayne M. Burek
    • R. Dean Adams , Robert Abbott , Xiaoliang Bai , Dwayne M. Burek
    • G11C29/00
    • G11C29/14 , G11C29/1201 , G11C2029/0405
    • A memory logic built-in self-test (“BIST”) includes slow speed controller-to-collar signals, while allowing collars to test memories at full speed. A controller is configured to include control features and address, data, read/write, output evaluation, and redundancy calculation values are configured within the collars. The controller is further configured to handle scheduling of the collars and diagnostics interfacing. In addition, the collars are configured to allow BIST testing to be run serially, in parallel, or in groups. Collars are also configured to send diagnostic results back to the controller based on the initialization of the respective collars, thus providing a central interface for the diagnostics results.
    • 内置自检（“BIST”）的存储器逻辑包括速度较慢的控制器到外壳信号，同时允许套环全速测试存储器。 控制器被配置为包括控制特征和地址，数据，读/写，输出评估和冗余计算值在套环内配置。 控制器还被配置为处理套环和诊断接口的调度。 此外，项圈配置为允许BIST测试串行，并行或分组运行。 衣领还被配置为基于相应衣领的初始化将诊断结果发送回控制器，从而为诊断结果提供中央接口。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US07168005B2 Programable multi-port memory BIST with compact microcode 失效
    • Programable multi-port memory BIST with compact microcode
    • 可编程多端口存储器BIST具有紧凑的微码
    • US07168005B2
    • 2007-01-23
    • US10354535
    • 2003-01-30
    • R. Dean Adams , Thomas J. Eckenrode , Steven L. Gregor , Kamran Zarrineh
    • R. Dean Adams , Thomas J. Eckenrode , Steven L. Gregor , Kamran Zarrineh
    • G06F11/00
    • G06F11/2242 , G11C8/16 , G11C29/16
    • A microcode programmable built-in-self-test (BIST) circuit and method for testing a multiported memory via multiple ports, either simultaneously or sequentially, as directed by a microcode instruction word. The microcode instruction word contains a plurality of executable subinstructions and one bit of information that controls whether the test operations prescribed in the plurality of subinstructions shall be executed in parallel or in series. The executable subinstructions are dispatched by a primary controller to subcontrollers which perform test operations at each port according to the subinstructions. The microcode programable BIST architecture flexibly facilitates the testing of multiple devices, multiported devices, including multiported memory structures and complex dependent multiported memory structures. The BIST supports in-situ testing of the functionality of the memory at wafer, module, and burn-in, as well as system-level testing.
    • 微代码可编程内置自检（BIST）电路和方法，用于通过多个端口同时或顺序地测试多端口存储器，如微代码指令字所指示的。 微代码指令字包含多个可执行子指令和一位信息，用于控制多个子指令中规定的测试操作是并行还是串行执行。 可执行子指令由主控制器分派到根据子提示在每个端口执行测试操作的子控制器。 微码可编程BIST架构灵活地促进了多个设备，多端口设备的测试，包括多端口存储器结构和复杂的多端口存储器结构。 BIST支持在晶片，模块和老化模式下对存储器的功能进行现场测试，以及系统级测试。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号