会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 4. 发明申请
      US20120182079A1 MONITORING NEGATIVE BIAS TEMPERATURE INSTABILITY (NBTI) AND/OR POSITIVE BIAS TEMPERATURE INSTABILITY (PBTI) 失效
    • MONITORING NEGATIVE BIAS TEMPERATURE INSTABILITY (NBTI) AND/OR POSITIVE BIAS TEMPERATURE INSTABILITY (PBTI)
    • 监测负偏差温度不稳定性（NBTI）和/或正偏差温度不稳定性（PBTI）
    • US20120182079A1
    • 2012-07-19
    • US13009649
    • 2011-01-19
    • Jae-Joon Kim , Rahul M. Rao
    • Jae-Joon Kim , Rahul M. Rao
    • H03K3/03 , G06F17/50
    • H03K3/0315 , G06F2217/80
    • A ring oscillator circuit for measurement of negative bias temperature instability effect and/or positive bias temperature instability effect includes a ring oscillator having first and second rails, and an odd number (at least 3) of repeating circuit structures. Each of the repeating circuit structures in turn includes an input terminal and an output terminal; a first p-type transistor having a gate, a first drain-source terminal coupled to the first rail, and a second drain source terminal selectively coupled to the output terminal; a first n-type transistor having a gate, a first drain-source terminal coupled to the second rail, and a second drain source terminal selectively coupled to the output terminal; and repeating-circuit-structure control circuitry. The ring oscillator circuit also includes a voltage supply and control block.
    • 用于测量负偏压温度不稳定效应和/或正偏置温度不稳定效应的环形振荡器电路包括具有第一和第二导轨的环形振荡器和奇数（至少3个）重复电路结构。 每个重复电路结构又包括输入端和输出端; 具有栅极的第一p型晶体管，耦合到第一导轨的第一漏极 - 源极和选择性地耦合到输出端的第二漏极源极; 具有栅极的第一n型晶体管，耦合到第二导轨的第一漏极 - 源极和选择性地耦合到输出端的第二漏极端子; 和重复电路结构控制电路。 环形振荡器电路还包括电压供应和控制块。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 5. 发明授权
      US08004305B2 Electronic circuit for measurement of transistor variability and the like 有权
    • Electronic circuit for measurement of transistor variability and the like
    • 用于测量晶体管变化性的电子电路等
    • US08004305B2
    • 2011-08-23
    • US12542184
    • 2009-08-17
    • Keith A. Jenkins , Jae-Joon Kim , Rahul M. Rao
    • Keith A. Jenkins , Jae-Joon Kim , Rahul M. Rao
    • G01R31/02
    • G01R31/2621
    • An electronic circuit includes an output terminal and at least a first measuring FET. The second drain-source terminals of a plurality of FETS to be tested are interconnected with the first drain-source terminal of the first measuring FET and the output terminal. The second drain-source terminal of the first measuring FET is interconnected with a first biasing terminal. The first drain-source terminals of the FETS to be tested are interconnected with a second biasing terminal. A state machine is coupled to the gates of the FETS to be tested and the gate of the first measuring FET. The state machine is configured to energize the gate of the first measuring FET and to sequentially energize the gates of the FETS to be tested, so that an output voltage appears on the output terminal. Circuitry to compare the output voltage to a reference value is also provided. The gate of the first measuring field effect transistor is energized; the gates of the field effect transistors to be tested are sequentially energized, whereby an output voltage appears on the output terminal; and the output voltage is compared to the reference value.
    • 电子电路包括输出端子和至少第一测量FET。 待测试的多个FET的第二漏极 - 源极端子与第一测量FET和输出端子的第一漏极 - 源极端子互连。 第一测量FET的第二漏极 - 源极端子与第一偏置端子互连。 要测试的FETS的第一漏极 - 源极端子与第二偏置端子互连。 状态机耦合到要测试的FETs的栅极和第一测量FET的栅极。 状态机被配置为对第一测量FET的栅极通电并且顺序地激励要测试的FETS的栅极，使得输出电压出现在输出端子上。 还提供了将输出电压与参考值进行比较的电路。 第一测量场效应晶体管的栅极通电; 要测试的场效应晶体管的栅极依次通电，从而输出电压出现在输出端上; 并将输出电压与参考值进行比较。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US07787285B2 Independent-gate controlled asymmetrical memory cell and memory using the cell 失效
    • Independent-gate controlled asymmetrical memory cell and memory using the cell
    • 独立门控制的非对称存储单元和使用单元的存储器
    • US07787285B2
    • 2010-08-31
    • US12140366
    • 2008-06-17
    • Ching-Te Chuang , Jae-Joon Kim , Keunwoo Kim
    • Ching-Te Chuang , Jae-Joon Kim , Keunwoo Kim
    • G11C11/00
    • G11C11/412
    • Techniques are provided for employing independent gate control in asymmetrical memory cells. A memory circuit, such as an SRAM circuit, can include a number of bit line structures, a number of word line structures that intersect the bit line structures to form a number of cell locations, and a number of asymmetrical memory cells located at the cell locations. Each of the asymmetrical cells can be selectively coupled to a corresponding one of the bit line structures under control of a corresponding one of the word line structures. Each of the cells can include a number of field effect transistors (FETS), and at least one of the FETS can be configured with separately biased front and back gates. One gate can be biased separately from the other gate in a predetermined manner to enhance read stability of the asymmetrical cell.
    • 提供了在不对称存储单元中采用独立门控制的技术。 诸如SRAM电路的存储器电路可以包括多个位线结构，与位线结构相交以形成多个单元位置的多个字线结构以及位于单元的多个非对称存储单元 位置。 在对应的一个字线结构的控制下，每个非对称单元可以选择性地耦合到位线结构中的对应的一个。 每个单元可以包括多个场效应晶体管（FETS），并且FETS中的至少一个可以被配置为单独偏置的前门和后门。 一个栅极可以以预定的方式与另一个栅极分开偏置，以增强不对称单元的读取稳定性。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 9. 发明申请
      US20090251974A1 MEMORY CIRCUITS WITH REDUCED LEAKAGE POWER AND DESIGN STRUCTURES FOR SAME 有权
    • MEMORY CIRCUITS WITH REDUCED LEAKAGE POWER AND DESIGN STRUCTURES FOR SAME
    • 具有降低漏电功率的存储器电路和相同的设计结构
    • US20090251974A1
    • 2009-10-08
    • US12098764
    • 2008-04-07
    • Sam Gat-Shang Chu , Saiful Islam , Jae-Joon Kim , Stephen V. Kosonocky
    • Sam Gat-Shang Chu , Saiful Islam , Jae-Joon Kim , Stephen V. Kosonocky
    • G11C7/12 , G11C5/14
    • G11C7/18 , G11C7/12 , G11C11/413 , G11C2207/2227
    • A memory circuit includes a global read bit line, a global read bit line latch, and a plurality of sub-arrays, each of which includes first and second local read bit lines, first and second local write bit lines, and first and second pluralities of memory cells interconnected, respectively, with the first and second local read bit lines and the first and second local write bit lines. The local read bit lines are decoupled from the local write bit lines. A local multiplexing block is interconnected with the first and second local read bit lines and is configured to ground the first and second local read bit lines upon assertion of a SLEEP signal, and to selectively interconnect the local read bit lines to the global read bit line. A global multiplexing block is interconnected with the global read bit line and is configured to maintain the global read bit line in a substantially discharged state upon assertion of the SLEEP signal and to interconnect the global read bit line to the global read bit line latch. Also included are design structures for circuits of the kind described.
    • 存储器电路包括全局读位线，全局读位线锁存器和多个子阵列，每个子阵列包括第一和第二本地读位线，第一和第二本地写位线以及第一和第二多个数组 分别与第一和第二本地读取位线以及第一和第二本地写入位线相互连接的存储器单元。 本地读位线与本地写位线分离。 本地多路复用块与第一和第二本地读位线互连，并且被配置为在断言SLEEP信号时对第一和第二本地读位线进行接地，并且选择性地将本地读位线互连到全局读位线 。 全局复用块与全局读位线互连，并且被配置为在断言SLEEP信号时将全局读位线保持在基本放电状态，并将全局读位线互连到全局读位线锁存器。 还包括所述类型的电路的设计结构。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号