专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI459557B 包含雙應激物的Ｎ通道ＭＯＳＦＥＴＳ及其形成方法有权
简体标题：包含双应激物的Ｎ信道ＭＯＳＦＥＴＳ及其形成方法
公开(公告)号：TWI459557B
公开(公告)日：2014-11-01
申请号：TW096116079
申请日：2007-05-07
申请人：萬國商業機器公司 , INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：李金宏 , LI, JINGHONG H. , 劉耀成 , LIU, YAOCHENG , 洛志中 , LUO, ZHIJIONG , 安妮塔瑪丹 , MADAN, ANITA , 尼莫羅媚多 , ROVEDO, NIVO
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L21/823814 , H01L21/26506 , H01L21/324 , H01L21/823807 , H01L29/665 , H01L29/6656 , H01L29/6659 , H01L29/66636 , H01L29/7833 , H01L29/7848 , Y10S257/90

2. 发明专利

TWI421948B 具改良性能之功率半導體裝置及其方法有权
简体标题：具改良性能之功率半导体设备及其方法
公开(公告)号：TWI421948B
公开(公告)日：2014-01-01
申请号：TW095111827
申请日：2006-04-03
申请人：半導體組件工業公司 , SEMICONDUCTOR COMPONENTS INDUSTRIES L.L.C.
发明人：蓋瑞H 羅卻特 , LOECHELT, GARY H. , 彼得J 德貝爾 , ZDEBEL, PETER J.
IPC分类号： H01L21/336 , H01L21/332 , H01L21/02
CPC分类号： H01L29/7802 , H01L21/2815 , H01L29/0619 , H01L29/0878 , H01L29/402 , H01L29/41766 , H01L29/42376 , H01L29/66719 , H01L29/66727 , Y10S257/90

3. 发明专利

TWI311799B 電性可抹除可程式唯讀記憶體(EEPROM)細胞及其製造方法 ELECTRICALLY ERASABLE PROGRAMMABLE READ ONLY MEMORY (EEPROM) CELL AND METHOD FOR MAKING THE SAME 有权
简体标题：电性可抹除可进程唯读内存(EEPROM)细胞及其制造方法 ELECTRICALLY ERASABLE PROGRAMMABLE READ ONLY MEMORY (EEPROM) CELL AND METHOD FOR MAKING THE SAME
公开(公告)号：TWI311799B
公开(公告)日：2009-07-01
申请号：TW095113681
申请日：2006-04-17
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：徐子軒 HSU, TZU-HSUAN , 施彥豪 SHIH, YEN-HAO , 李明修 LEE, MING-HSIU
IPC分类号： H01L , G11C
CPC分类号： H01L29/7885 , H01L29/7887 , H01L29/7923 , Y10S257/90
摘要：一種不對稱攙雜記憶體細胞,含有第一和第二N型濃攙雜接面在一P型基材上。一複合式電荷捕捉層位於該P型基材之上,並介於該第一和該第二N型濃攙雜接面之間。一N型淡攙雜區域鄰接於該第一N型濃攙雜接面,並位於該複合式電荷捕捉層下方。一P型淡攙雜區域鄰接於該第二N型濃攙雜接面,並位於該複合式電荷捕捉層下方。該不對稱攙雜記憶體細胞將電荷儲存於該複合式電荷捕捉層位於該P型淡攙雜區域上方的那一端。該不對稱攙雜記憶體細胞可作為一電性可抹除可程式唯讀記憶體細胞,並且可進行多級細胞操作。本發明同時描述此種不對稱攙雜記憶體細胞之製造方法。
简体摘要：一种不对称搀杂内存细胞,含有第一和第二N型浓搀杂接面在一P型基材上。一复合式电荷捕捉层位于该P型基材之上,并介于该第一和该第二N型浓搀杂接面之间。一N型淡搀杂区域邻接于该第一N型浓搀杂接面,并位于该复合式电荷捕捉层下方。一P型淡搀杂区域邻接于该第二N型浓搀杂接面,并位于该复合式电荷捕捉层下方。该不对称搀杂内存细胞将电荷存储于该复合式电荷捕捉层位于该P型淡搀杂区域上方的那一端。该不对称搀杂内存细胞可作为一电性可抹除可进程唯读内存细胞,并且可进行多级细胞操作。本发明同时描述此种不对称搀杂内存细胞之制造方法。

4. 发明专利

TWI286344B 薄型絕緣層上有半導體之絕緣間隙壁 ISOLATION SPACER FOR THIN SOI DEVICES 有权
简体标题：薄型绝缘层上有半导体之绝缘间隙壁 ISOLATION SPACER FOR THIN SOI DEVICES
公开(公告)号：TWI286344B
公开(公告)日：2007-09-01
申请号：TW094114743
申请日：2005-05-06
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：柯誌欣 KO, CHIHHSIH , 李文欽 LEE, WENCHIN , 楊育佳 YEO, YEECHIA , 葛崇祜 KE, CHUNGHU
IPC分类号： H01L
CPC分类号： H01L29/66772 , H01L27/1203 , H01L29/78618 , Y10S257/90
摘要：一種半導體元件包括一半導體平台位於一介電層之上，一閘極堆疊形成於半導體平台之上，以及一絕緣間隙壁環繞半導體平台而形成以及填滿位於半導體平台邊緣之底切區域。
简体摘要：一种半导体组件包括一半导体平台位于一介电层之上，一闸极堆栈形成于半导体平台之上，以及一绝缘间隙壁环绕半导体平台而形成以及填满位于半导体平台边缘之底切区域。

5. 发明专利

TWI278065B 半導體元件以及其製作方法 "CLOSED LOOP" CESL HIGH PERFORMANCE CMOS DEVICES 有权
简体标题：半导体组件以及其制作方法 "CLOSED LOOP" CESL HIGH PERFORMANCE CMOS DEVICES
公开(公告)号：TWI278065B
公开(公告)日：2007-04-01
申请号：TW095100878
申请日：2006-01-10
申请人：台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：陳尚志 CHEN, SHANG CHIH , 黃世賢 HUANG, SHIH HSIENG , 王志豪 WANG, CHIH HAO
IPC分类号： H01L
CPC分类号： H01L21/823807 , H01L21/823864 , H01L29/6656 , H01L29/7833 , H01L29/7843 , Y10S257/90
摘要：本發明實施例提供一種半導體元件與其製作方法。該半導體元件包含有一基底、一閘結構、至少一L型層與一間隙壁、以及一應力層。該閘結構設於該基底上，該L型層具有一第一腳邊，沿著該閘結構延伸到一第一端點，以及一第二腳邊，沿著該基底延伸到一第二端點。該間隙與該L型層之該第一腳邊跟第二腳邊相接觸。該應力層具有內應力，覆蓋在該閘結構、該L型層、該間隙壁以及該基底之部分區域，該應力層與該第一端點以及該第二端點相接觸。
简体摘要：本发明实施例提供一种半导体组件与其制作方法。该半导体组件包含有一基底、一闸结构、至少一L型层与一间隙壁、以及一应力层。该闸结构设于该基底上，该L型层具有一第一脚边，沿着该闸结构延伸到一第一端点，以及一第二脚边，沿着该基底延伸到一第二端点。该间隙与该L型层之该第一脚边跟第二脚边相接触。该应力层具有内应力，覆盖在该闸结构、该L型层、该间隙壁以及该基底之部分区域，该应力层与该第一端点以及该第二端点相接触。

6. 发明专利

TW200623407A 奈米管電晶體與整流裝置 NANOTUBE TRANSISTOR AND RECITIFYING DEVICES 失效
简体标题：奈米管晶体管与整流设备 NANOTUBE TRANSISTOR AND RECITIFYING DEVICES
公开(公告)号：TW200623407A
公开(公告)日：2006-07-01
申请号：TW094132133
申请日：2005-09-16
申请人：湯瑪斯W. 湯姆布雷 JR. THOMAS W. TOMBLER, JR.
发明人：湯瑪斯W. 湯姆布雷 JR. THOMAS W. TOMBLER, JR. , 布萊恩Y. 利瑪 BRIAN Y. LIM
IPC分类号： H01L
CPC分类号： H01L51/0048 , B82Y10/00 , H01L27/283 , H01L51/057 , Y10S257/90 , Y10S977/843 , Y10S977/938 , Y10S977/962
摘要：一種單壁層碳奈米管與整流裝置，與製造該裝置的相關方法，包含一多孔隙結構供該等單壁層碳奈米管。該多孔隙結構(1120)可電鍍氧化鋁或其他材料。一電晶體的源極(1140)與汲極(1150)設有電極於該單壁層碳奈米管裝置的二側。一閘極區(1110)可設於該多孔隙結構的一側或二側。該閘極區可形成於該多孔隙結構中。本發明之電晶體可特別應用於功率電晶體或功率放大器。
简体摘要：一种单壁层碳奈米管与整流设备，与制造该设备的相关方法，包含一多孔隙结构供该等单壁层碳奈米管。该多孔隙结构(1120)可电镀氧化铝或其他材料。一晶体管的源极(1140)与汲极(1150)设有电极于该单壁层碳奈米管设备的二侧。一闸极区(1110)可设于该多孔隙结构的一侧或二侧。该闸极区可形成于该多孔隙结构中。本发明之晶体管可特别应用于功率晶体管或功率放大器。

7. 发明专利

TW200405408A 半導體記憶裝置及其製造方法 SEMICONDUCTOR MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME 失效
简体标题：半导体记忆设备及其制造方法 SEMICONDUCTOR MEMORY DEVICE AND METHOD OF MANUFACTURING THE SAME
公开(公告)号：TW200405408A
公开(公告)日：2004-04-01
申请号：TW092124136
申请日：2003-08-29
申请人：富士通股份有限公司 FUJITSU LTD. , 飛索股份有限公司 FASL LLC , 高級微裝置公司 ADVANCED MICRO DEVICES, INC.
发明人：小森秀樹 HIDEKI KOMORI , 島田久幸 HISAYUKI SHIMADA , 孫禹 YU SUN , 木下博幸 HIROYUKI KINOSHITA
IPC分类号： H01L
CPC分类号： H01L27/11521 , H01L21/823425 , H01L21/823468 , H01L27/115 , H01L27/11568 , Y10S257/90
摘要：本發明係提供一種半導體裝置及其製造方法，本發明係使汲極(7)具有：低濃度雜質區域(7a)，其係整合於控制閘極(5)而形成，為低濃度且較淺；以及，高濃度雜質區域(7b)，其係整合於側壁膜(8)而形成，比低濃度雜質區域(7a)具更高濃度且較深，藉此可在低濃度雜質區域(7a)改善短通道效應而提升程式設計效率，且於高濃度雜質區域(7b)設置汲極接觸孔形成部位(70)，而減低汲極(7)之接觸電阻。
简体摘要：本发明系提供一种半导体设备及其制造方法，本发明系使汲极(7)具有：低浓度杂质区域(7a)，其系集成于控制闸极(5)而形成，为低浓度且较浅；以及，高浓度杂质区域(7b)，其系集成于侧壁膜(8)而形成，比低浓度杂质区域(7a)具更高浓度且较深，借此可在低浓度杂质区域(7a)改善短信道效应而提升编程效率，且于高浓度杂质区域(7b)设置汲极接触孔形成部位(70)，而减低汲极(7)之接触电阻。

8. 发明专利

TW407323B 高速/高性能MOS電晶體及其製造方法失效
简体标题：高速/高性能MOS晶体管及其制造方法
公开(公告)号：TW407323B
公开(公告)日：2000-10-01
申请号：TW087119469
申请日：1998-11-24
申请人：三星電子股份有限公司
发明人：金賢植 , 申憲宗 , 李受哲
IPC分类号： H01L
CPC分类号： H01L29/6659 , H01L29/1083 , H01L29/6656 , H01L29/7833 , H01L29/7836 , Y10S257/90
摘要：本發明揭露一種可以抑制一隨元件之微細化而起之短通道效應，且高速、高性能、高可靠度的MOS電晶體的MOS電晶體以及其製造方法。其在低濃度之LDD區域(22)與高濃度之源極/汲極區域(28)之間，形成一中濃度之MDD區域(24)。其有LDD區域(22)，且以P型包(26)之區域圍住 MDD區域(24)。
简体摘要：本发明揭露一种可以抑制一随组件之微细化而起之短信道效应，且高速、高性能、高可靠度的MOS晶体管的MOS晶体管以及其制造方法。其在低浓度之LDD区域(22)与高浓度之源极/汲极区域(28)之间，形成一中浓度之MDD区域(24)。其有LDD区域(22)，且以P型包(26)之区域围住 MDD区域(24)。

9. 发明专利

TW329521B 分離閘極型電晶體、分離閘極型電晶體之製造方法及非揮發性半導體記憶體失效
简体标题：分离闸极型晶体管、分离闸极型晶体管之制造方法及非挥发性半导体内存
公开(公告)号：TW329521B
公开(公告)日：1998-04-11
申请号：TW086103230
申请日：1997-03-15
申请人：三洋電機股份有限公司
发明人：武田薰 , 海田孝行
IPC分类号： G11C
CPC分类号： H01L27/11521 , H01L27/115 , H01L29/42324 , Y10S257/90
摘要：一種分離閘極型電晶體，具有半導體基板，源極區域與汲極區域形成於該半導體基板上；通道區域形成於源極區域與汲極區域之間；浮動閘極電極大致形成於該通道區域之上；浮動閘極電極具有端表面，控制閘極電極設置於該半導體基板上以覆蓋該浮動閘極電極；該控制閘極電極具有與浮動閘極電極之端表面齊平之端表面。
简体摘要：一种分离闸极型晶体管，具有半导体基板，源极区域与汲极区域形成于该半导体基板上；信道区域形成于源极区域与汲极区域之间；浮动闸极电极大致形成于该信道区域之上；浮动闸极电极具有端表面，控制闸极电极设置于该半导体基板上以覆盖该浮动闸极电极；该控制闸极电极具有与浮动闸极电极之端表面齐平之端表面。

10. 发明专利

TW276349B 不變性半導體儲存裝置之製造方法失效
简体标题：不变性半导体存储设备之制造方法
公开(公告)号：TW276349B
公开(公告)日：1996-05-21
申请号：TW083111433
申请日：1994-12-08
申请人：日立製作所股份有限公司
发明人：久米均 , 加藤正高 , 足立哲生 , 宿利章二
IPC分类号： H01L
CPC分类号： H01L27/11521 , Y10S257/90
摘要：不種不變性半導體儲存裝置之製造方法，可防止浮遊閘與通道間之電子注入及射出特性之劣化。在半導體表面依次披著閘氧化膜，第１聚矽層，及第１氮化膜等３層膜，將該３層形成為條紋狀而線之圖型，而將第２氮化膜形成為列線側壁部。在不被第１及第２氮化膜披覆之矽基板表面形成元件分確用絕緣膜。去除第１及第２氮化膜之後，在第１聚矽層側壁形成第１絕緣膜。然後，披覆第２絕緣膜或第２聚矽層中之至少２層，形成圖型後，以第２聚矽層形成垂直於列線之行線。形成元件分離用絕緣膜後，仍可防止閘氧化膜競部之氧化膜厚度之增加，可防止利用熱電子注入或隧道現象之電子注入特性之變動及降低。
简体摘要：不种不变性半导体存储设备之制造方法，可防止浮游闸与信道间之电子注入及射出特性之劣化。在半导体表面依次披着闸氧化膜，第１聚硅层，及第１氮化膜等３层膜，将该３层形成为条纹状而线之图型，而将第２氮化膜形成为列线侧壁部。在不被第１及第２氮化膜披覆之硅基板表面形成组件分确用绝缘膜。去除第１及第２氮化膜之后，在第１聚硅层侧壁形成第１绝缘膜。然后，披覆第２绝缘膜或第２聚硅层中之至少２层，形成图型后，以第２聚硅层形成垂直于列线之行线。形成组件分离用绝缘膜后，仍可防止闸氧化膜竞部之氧化膜厚度之增加，可防止利用热电子注入或隧道现象之电子注入特性之变动及降低。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式