专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI268418B 邏輯電路及該設計方法以及測試方法有权
简体标题：逻辑电路及该设计方法以及测试方法
公开(公告)号：TWI268418B
公开(公告)日：2006-12-11
申请号：TW093103373
申请日：2004-02-12
申请人：東芝股份有限公司 KABUSHIKI KAISHA TOSHIBA
发明人：鈴村龍廣
IPC分类号： G06F
CPC分类号： G01R31/318583 , G01R31/318536 , G01R31/31858
摘要： [課題]
本發明，係在邏輯電路中，做成能夠將組合電路f- max簡單化為最主要的特徵。
[解決方法]
例如，使用附MUX22a至22e的SCAN F/F(1)21a至 SCAN F/F (5) 21e構成將組合電路11的臨界通道12活性化的SCAN測試用F/F鏈電路21。在於f-max測試時，將供應到上述各MUX22a至22e的MUX反轉值選擇訊號IS打開後，利用一起反轉預先設定在上述各SCAN F/F(1)21a至SCAN F/F(5)21e的第2測試向量，完成在上述臨界通道12上執行所期望的功能動作用的第1測試向量。
简体摘要： [课题] 本发明，系在逻辑电路中，做成能够将组合电路f- max简单化为最主要的特征。 [解决方法] 例如，使用附MUX22a至22e的SCAN F/F(1)21a至 SCAN F/F (5) 21e构成将组合电路11的临界信道12活性化的SCAN测试用F/F链电路21。在于f-max测试时，将供应到上述各MUX22a至22e的MUX反转值选择信号IS打开后，利用一起反转预先设置在上述各SCAN F/F(1)21a至SCAN F/F(5)21e的第2测试矢量，完成在上述临界信道12上运行所期望的功能动作用的第1测试矢量。

2. 发明专利

TW200533940A 用以比較積體電路中功能性及交流掃描測試間電路效能的電路與方法 CIRCUIT AND METHOD FOR COMPARING CIRCUIT PERFORMANCE BETWEEN FUNCTIONAL AND AC SCAN TESTING IN AN INTEGRATED CIRCUIT (IC) 失效
简体标题：用以比较集成电路中功能性及交流扫描测试间电路性能的电路与方法 CIRCUIT AND METHOD FOR COMPARING CIRCUIT PERFORMANCE BETWEEN FUNCTIONAL AND AC SCAN TESTING IN AN INTEGRATED CIRCUIT (IC)
公开(公告)号：TW200533940A
公开(公告)日：2005-10-16
申请号：TW093140524
申请日：2004-12-24
申请人：安捷倫科技公司 AGILENT TECHNOLOGIES, INC.
发明人：羅伯奧約翰G. ROHRBAUGH, JOHN G. , 雷里克傑佛瑞R. REARICK, JEFFREY R.
IPC分类号： G01R
CPC分类号： G01R31/318566 , G01R31/318577 , G01R31/31858
摘要：一種用以決定一與一積體電路(IC)相關之時脈之操作速度之電路與方法，其包含一IC邏輯元件，一掃瞄鏈，以及一校正電路，其包含第一組多個正反器以及一組合延遲線。校正電路於一功能性測試模式以及一掃瞄測試模式中操作，以決定功能性測試模式與掃瞄測試模式間之時脈訊號延遲。
简体摘要：一种用以决定一与一集成电路(IC)相关之时脉之操作速度之电路与方法，其包含一IC逻辑组件，一扫瞄链，以及一校正电路，其包含第一组多个正反器以及一组合延迟线。校正电路于一功能性测试模式以及一扫瞄测试模式中操作，以决定功能性测试模式与扫瞄测试模式间之时脉信号延迟。

3. 发明专利

TWI354801B 用以比較積體電路中功能性及交流掃描測試間電路效能的電路與方法 CIRCUIT AND METHOD FOR COMPARING CIRCUIT PERFORMANCE BETWEEN FUNCTIONAL AND AC SCAN TESTING IN AN INTEGRATED CIRCUIT (IC) 失效
简体标题：用以比较集成电路中功能性及交流扫描测试间电路性能的电路与方法 CIRCUIT AND METHOD FOR COMPARING CIRCUIT PERFORMANCE BETWEEN FUNCTIONAL AND AC SCAN TESTING IN AN INTEGRATED CIRCUIT (IC)
公开(公告)号：TWI354801B
公开(公告)日：2011-12-21
申请号：TW093140524
申请日：2004-12-24
申请人：安華高科技通用IP 新加坡公司
发明人：羅伯奧約翰G , 雷里克傑佛瑞R
IPC分类号： G01R
CPC分类号： G01R31/318566 , G01R31/318577 , G01R31/31858
摘要：一種用以決定一與一積體電路(IC)相關之時脈之操作速度之電路與方法，其包含一IC邏輯元件，一掃瞄鏈，以及一校正電路，其包含第一組多個正反器以及一組合延遲線。校正電路於一功能性測試模式以及一掃瞄測試模式中操作，以決定功能性測試模式與掃瞄測試模式間之時脈訊號延遲。
简体摘要：一种用以决定一与一集成电路(IC)相关之时脉之操作速度之电路与方法，其包含一IC逻辑组件，一扫瞄链，以及一校正电路，其包含第一组多个正反器以及一组合延迟线。校正电路于一功能性测试模式以及一扫瞄测试模式中操作，以决定功能性测试模式与扫瞄测试模式间之时脉信号延迟。

4. 发明专利

TW521362B 半導體製造檢查裝置及半導體裝置失效
简体标题：半导体制造检查设备及半导体设备
公开(公告)号：TW521362B
公开(公告)日：2003-02-21
申请号：TW090118021
申请日：2001-07-24
申请人：三菱電機股份有限公司
发明人：橋本修
IPC分类号： G01R , H01L
CPC分类号： G01R31/31922 , G01R31/2879 , G01R31/31858
摘要：本發明之目的在於獲得一種半導體製造檢查裝置，其可使半導體裝置的耗電流峰值分散，且可使其抑制在老化測試裝置的電流供電能力以下，以免需要改進老化測試裝置的判定系之延遲等，加上，老化測試裝置不致發生不正常狀態，或者不需限制載置於老化測試基板上的半導體裝置數量，亦可容易執行老化測試。
本發明之半導體製造檢查裝置的解決手段，係對載置於老化測試基板1上的多數區域4、5的半導體裝置3，利用老化測試裝置2執行測試，其具有：驅動器8、7，用來對多數區域4、5的半導體裝置3分別供應驅動訊號；延遲電路6，對應來自該驅動器8、7的多數驅動訊號的一方而裝設，且可使該一方驅動訊號相對另一方的驅動訊號延遲；以及驅動器9，用來控制該延遲電路6的延遲動作。
简体摘要：本发明之目的在于获得一种半导体制造检查设备，其可使半导体设备的耗电流峰值分散，且可使其抑制在老化测试设备的电流供电能力以下，以免需要改进老化测试设备的判定系之延迟等，加上，老化测试设备不致发生不正常状态，或者不需限制载置于老化测试基板上的半导体设备数量，亦可容易运行老化测试。本发明之半导体制造检查设备的解决手段，系对载置于老化测试基板1上的多数区域4、5的半导体设备3，利用老化测试设备2运行测试，其具有：驱动器8、7，用来对多数区域4、5的半导体设备3分别供应驱动信号；延迟电路6，对应来自该驱动器8、7的多数驱动信号的一方而装设，且可使该一方驱动信号相对另一方的驱动信号延迟；以及驱动器9，用来控制该延迟电路6的延迟动作。

5. 发明专利

TW249309B 用低波帶寬測試設備及探測站對數位微電路提供簡單準確AC測試之內設測試電路系統失效
简体标题：用低波带宽测试设备及探测站对数码微电路提供简单准确AC测试之内设测试电路系统
公开(公告)号：TW249309B
公开(公告)日：1995-06-11
申请号：TW081109736
申请日：1992-12-04
申请人：休斯飛機公司
发明人：威廉法威
IPC分类号： H03K
CPC分类号： G01R31/30 , G01R31/318552 , G01R31/31858
摘要：所揭示電路與技術為供以根據一可具有任意長周期之緩慢時鐘，於自動測試設備（ATE）與一受測積體電路間轉移資料，並供以根據一具有短周期之快速時鐘操作各儲存元件，此周期對應積體電路內各組合網路所要測試之時鐘速率。於一具體形式內，於積體電路各輸入之輸入閂從 ATE接收測試資料，而於各輸出之輸出閂提供測試結果資料供ATE 使用。根據組慢時鐘與快速時鐘之交替單一周期，經一輸入閂與一輸出閂之間一資料傳播路徑間各組合網路之延遲為根據快速時鐘被測試。於另一具體形式，測試資料為根據一系列緩慢時鐘周期，被序列掃入反掃描暫存器內。於測試資料經掃入後，各掃描暫存器被平行操作，以測試各掃描暫存器間各組合網路之延遲。
简体摘要：所揭示电路与技术为供以根据一可具有任意长周期之缓慢时钟，于自动测试设备（ATE）与一受测集成电路间转移数据，并供以根据一具有短周期之快速时钟操作各存储组件，此周期对应集成电路内各组合网络所要测试之时钟速率。于一具体形式内，于集成电路各输入之输入闩从 ATE接收测试数据，而于各输出之输出闩提供测试结果数据供ATE 使用。根据组慢时钟与快速时钟之交替单一周期，经一输入闩与一输出闩之间一数据传播路径间各组合网络之延迟为根据快速时钟被测试。于另一具体形式，测试数据为根据一系列缓慢时钟周期，被串行扫入反扫描寄存器内。于测试数据经扫入后，各扫描寄存器被平行操作，以测试各扫描寄存器间各组合网络之延迟。

6. 发明专利

TWI297825B 延遲錯誤測試裝置 DELAY FAULT TESTING APPARATUS 失效
简体标题：延迟错误测试设备 DELAY FAULT TESTING APPARATUS
公开(公告)号：TWI297825B
公开(公告)日：2008-06-11
申请号：TW094146655
申请日：2005-12-27
申请人：國立清華大學 NATIONAL TSING HUA UNIVERSITY
发明人：張慶元 CHANG, TSIN YUAN , 邱灝軒 CHIU, HAO HSUAN , 陳柏霖 CHEN, PO LIN
IPC分类号： G06F , G01R
CPC分类号： G01R31/31858
摘要：本發明之延遲錯誤測試裝置包含一掃瞄元件、一更新元件與一第一多工器。掃瞄元件包含一第一輸入埠,用以接收待測核心電路之輸入資料。更新元件包含一輸入埠,其電氣連接至掃瞄元件之第一輸出埠。第一多工器包含一電氣連接至掃瞄元件之第一輸出埠的第一輸入埠、一電氣連接至更新元件之輸出埠的第二輸入埠以及一電氣連接至待測核心電路之輸出埠。當一第一控制訊號啓動時,掃瞄元件之輸出埠上之資料直接經由第一多工器之第一輸入埠被選至輸出埠。本發明藉由切換第一多工器來發動一轉態,而不觸發嚴格限制於包裝器時脈之負緣觸發之更新事件。
简体摘要：本发明之延迟错误测试设备包含一扫瞄组件、一更新组件与一第一多任务器。扫瞄组件包含一第一输入端口,用以接收待测内核电路之输入数据。更新组件包含一输入端口,其电气连接至扫瞄组件之第一输出端口。第一多任务器包含一电气连接至扫瞄组件之第一输出端口的第一输入端口、一电气连接至更新组件之输出端口的第二输入端口以及一电气连接至待测内核电路之输出端口。当一第一控制信号启动时,扫瞄组件之输出端口上之数据直接经由第一多任务器之第一输入端口被选至输出端口。本发明借由切换第一多任务器来发动一转态,而不触发严格限制于包装器时脉之负缘触发之更新事件。

7. 发明专利

TWI264555B 高速互連電路測試方法及裝置 HIGH SPEED INTERCONNECT CIRCUIT TEST METHOD AND APPARATUS 有权
简体标题：高速互连电路测试方法及设备 HIGH SPEED INTERCONNECT CIRCUIT TEST METHOD AND APPARATUS
公开(公告)号：TWI264555B
公开(公告)日：2006-10-21
申请号：TW092102750
申请日：2003-02-11
申请人：德州儀器公司 TEXAS INSTRUMENTS INCORPORATED
发明人：李D. 魏塞爾 LEE D. WHETSEL
IPC分类号： G01R
CPC分类号： G01R31/318552 , G01R31/318555 , G01R31/31858
摘要：本發明揭示一種Propagation Test(傳播測試)指令、一 Decay Test(衰減測試)指令及一Cycle Test(循環測試)指令，以提供測試含JTAG邊界掃描單元之電路間的直流電(DC)與交流電(AC)互連電路。要執行附加指令，測試存取連接埠(Test Access Port)電路與邊界掃描單元還需要一些附加項目。該等指令係為傳統JTAG操作結構的延伸。
简体摘要：本发明揭示一种Propagation Test(传播测试)指令、一 Decay Test(衰减测试)指令及一Cycle Test(循环测试)指令，以提供测试含JTAG边界扫描单元之电路间的直流电(DC)与交流电(AC)互连电路。要运行附加指令，测试存取端口(Test Access Port)电路与边界扫描单元还需要一些附加项目。该等指令系为传统JTAG操作结构的延伸。

8. 发明专利

TW200508637A 電路測試配置及其方法 CIRCUIT TESTING ARRANGEMENT AND APPROACH THEREFOR 审中-公开
简体标题：电路测试配置及其方法 CIRCUIT TESTING ARRANGEMENT AND APPROACH THEREFOR
公开(公告)号：TW200508637A
公开(公告)日：2005-03-01
申请号：TW093115538
申请日：2004-05-31
申请人：皇家飛利浦電子股份有限公司 KONINKLIJKE PHILIPS ELECTRONICS N.V.
发明人：尼爾文俊 WINGEN, NEAL , 葛羅葛瑞阿曼 EHMANN, GREGORY
IPC分类号： G01R
CPC分类号： G01R31/31858 , G01R31/31937
摘要：本發明係揭示一種關於向目標電路選擇性地施加時脈信號之測試方法。在一示範性具體實施例(300)中，對一目標電路332進行延遲錯誤之分析，該目標電路具有的邏輯電路可回應一具有至少一時脈週期之操作時脈信號308而處理資料。向該邏輯電路施加測試信號，同時使用一具有數個於該操作時脈308的至少一時脈週期內，當其出現的時脈狀態過渡之高速測試時脈309對該邏輯電路計時。對該邏輯電路之一輸出的狀態進行分析(例如受到電路中延遲的影響)。延遲錯誤係作為該邏輯電路之該輸出的狀態中一差異而偵測出。藉此方法，使用以一般(例如較慢)速度操作的傳統型測試器340，同時以較高速度選擇性地計時該電路之已選定部分偵測出其中與速度相關的錯誤來測試電路。
简体摘要：本发明系揭示一种关于向目标电路选择性地施加时脉信号之测试方法。在一示范性具体实施例(300)中，对一目标电路332进行延迟错误之分析，该目标电路具有的逻辑电路可回应一具有至少一时脉周期之操作时脉信号308而处理数据。向该逻辑电路施加测试信号，同时使用一具有数个于该操作时脉308的至少一时脉周期内，当其出现的时脉状态过渡之高速测试时脉309对该逻辑电路计时。对该逻辑电路之一输出的状态进行分析(例如受到电路中延迟的影响)。延迟错误系作为该逻辑电路之该输出的状态中一差异而侦测出。借此方法，使用以一般(例如较慢)速度操作的传统型测试器340，同时以较高速度选择性地计时该电路之已选定部分侦测出其中与速度相关的错误来测试电路。

9. 发明专利

TW402770B 使用多路調制掃描正反器測試速率相關缺陷之方法及裝置失效
简体标题：使用多路调制扫描正反器测试速率相关缺陷之方法及设备
公开(公告)号：TW402770B
公开(公告)日：2000-08-21
申请号：TW087120662
申请日：1998-12-11
申请人：英特爾公司
发明人：黑秦哈利李
IPC分类号： H01L , G01R
CPC分类号： G01R31/31858
摘要：一種使用多路調制掃描正反器測試時序相關缺陷之方法及裝置。在一實施例中，用一延遲電路作為緩衝器用於一測試電路之多路調制掃描正反器接收之掃描啟始信號。掃描模式信號先送入延遲電路，其接著分布掃描模式信號至多路調制掃描正反器。因為各延遲電路能當成多個多路調制掃描正反器之緩衝器，因此開始時可將掃描模式信號送至少數延遲電路，而不是分布在整個積體電路中之數千個多路調制掃描正反器。此外在一實施例中，延遲電路將掃描啟始信號之活動至暫停轉移傳播延遲一時脈周期，使系統時脈周期與掃描模式信號之活動至暫停轉移同步。在一實施例中，在無一時脈周期延遲下傳播掃描模式信號之暫停至活動轉移。藉由本發明，可以在較慢掃描時脈速率下將資料載入多路調制掃描正反器，及從多路調制掃描正反器取出資料，而積體電路能在減少到2周期之全系統時脈速率下操作，以根據本發明之教示而偵測速率相關缺陷。
简体摘要：一种使用多路调制扫描正反器测试时序相关缺陷之方法及设备。在一实施例中，用一延迟电路作为缓冲器用于一测试电路之多路调制扫描正反器接收之扫描启始信号。扫描模式信号先送入延迟电路，其接着分布扫描模式信号至多路调制扫描正反器。因为各延迟电路能当成多个多路调制扫描正反器之缓冲器，因此开始时可将扫描模式信号送至少数延迟电路，而不是分布在整个集成电路中之数千个多路调制扫描正反器。此外在一实施例中，延迟电路将扫描启始信号之活动至暂停转移传播延迟一时脉周期，使系统时脉周期与扫描模式信号之活动至暂停转移同步。在一实施例中，在无一时脉周期延迟下传播扫描模式信号之暂停至活动转移。借由本发明，可以在较慢扫描时脉速率下将数据加载多路调制扫描正反器，及从多路调制扫描正反器取出数据，而集成电路能在减少到2周期之全系统时脉速率下操作，以根据本发明之教示而侦测速率相关缺陷。

10. 发明专利

TWI435095B 具有延遲測試能力之掃描鏈單元有权
简体标题：具有延迟测试能力之扫描链单元
公开(公告)号：TWI435095B
公开(公告)日：2014-04-21
申请号：TW097144367
申请日：2008-11-17
申请人： ARM股份有限公司 , ARM LIMITED
发明人：麥可羅倫泰瑞莎路薏絲 , MCLAURIN, TERESA LOUISE
IPC分类号： G01R31/303
CPC分类号： G01R31/31858

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式