会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明专利
    • 具有元件以增加診斷資料路徑上維持時間之序列閂鎖裝置
    • 具有组件以增加诊断数据路径上维持时间之串行闩锁设备
    • TW201411361A
    • 2014-03-16
    • TW102119146
    • 2013-05-30
    • ARM股份有限公司ARM LIMITED
    • 伊剛濟薩青薩帝許IDGUNJI, SACHIN SATISH安帝凱羅伯坎保AITKEN, ROBERT CAMPBELL伊克保艾姆萊IQBAL, IMRAN
    • G06F13/40G06F13/42
    • H03K3/0375
    • 本發明提供一種閂鎖裝置,經配置以回應於時脈訊號接收、維持並且輸出資料值,該時脈訊號在第一值與第二值之間週期地切換。該閂鎖裝置包含:輸入閂鎖元件,經配置以接收輸入資料值;及輸出閂鎖元件,經配置以輸出資料值;其中輸入閂鎖元件經配置以接收第一時脈訊號並且輸出閂鎖元件經配置以接收第二時脈訊號,第一時脈訊號及第二時脈訊號具有相同頻率及相位但是相對於彼此反相。輸入閂鎖元件及輸出閂鎖元件各自經配置以為透明的並且回應於接收的時脈訊號的第一值在輸入端與輸出端之間傳送資料,以及為不透明的並且回應於接收的時脈訊號的第二值維持資料值,使得回應於第一時脈訊號及第二時脈訊號,經由輸入閂鎖元件及輸出閂鎖元件至輸出端計時(clock)輸入資料值。該閂鎖裝置進一步包含:選擇裝置,用於回應於指示功能模式或診斷模式之診斷賦能訊號的值而選擇操作資料值或診斷資料值以輸入至輸入閂鎖元件;及進一步閂鎖元件,經配置以由第二時脈訊號計時且經配置以為透明的並且回應於具有第一值的第二時脈訊號在輸入端與輸出端之間傳送資料,以及為不透明的並且回應於具有第二值的第二時脈訊號維持資料值。
    • 本发明提供一种闩锁设备,经配置以回应于时脉信号接收、维持并且输出数据值,该时脉信号在第一值与第二值之间周期地切换。该闩锁设备包含:输入闩锁组件,经配置以接收输入数据值;及输出闩锁组件,经配置以输出数据值;其中输入闩锁组件经配置以接收第一时脉信号并且输出闩锁组件经配置以接收第二时脉信号,第一时脉信号及第二时脉信号具有相同频率及相位但是相对于彼此反相。输入闩锁组件及输出闩锁组件各自经配置以为透明的并且回应于接收的时脉信号的第一值在输入端与输出端之间发送数据,以及为不透明的并且回应于接收的时脉信号的第二值维持数据值,使得回应于第一时脉信号及第二时脉信号,经由输入闩锁组件及输出闩锁组件至输出端计时(clock)输入数据值。该闩锁设备进一步包含:选择设备,用于回应于指示功能模式或诊断模式之诊断赋能信号的值而选择操作数据值或诊断数据值以输入至输入闩锁组件;及进一步闩锁组件,经配置以由第二时脉信号计时且经配置以为透明的并且回应于具有第一值的第二时脉信号在输入端与输出端之间发送数据,以及为不透明的并且回应于具有第二值的第二时脉信号维持数据值。
    • 3. 发明专利
    • 改善半導體記憶體之讀取穩定性 IMPROVING READ STABILITY OF A SEMICONDUCTOR MEMORY
    • 改善半导体内存之读取稳定性 IMPROVING READ STABILITY OF A SEMICONDUCTOR MEMORY
    • TW201230033A
    • 2012-07-16
    • TW100144690
    • 2011-12-05
    • ARM股份有限公司
    • 伊剛濟薩青薩帝許賈傑沃爾漢門吉烏瑪肯特舒培文生菲利浦鍾怡康陳信宇
    • G11C
    • G11C7/222G11C8/08G11C8/10G11C8/16G11C11/41G11C11/412G11C11/413G11C11/418G11C11/419
    • 茲揭示一種半導體記憶體儲存裝置。記憶體包含用於儲存資料的複數個儲存細胞元,與存取控制電路系統,每一儲存細胞元包含存取控制裝置,存取控制裝置用以回應於存取控制訊號,而使儲存細胞元存取資料存取埠或隔離自資料存取埠,存取控制電路系統用以沿著存取控制線傳輸存取控制訊號,以控制連接至存取控制線的複數個存取控制裝置。存取控制電路系統藉由將供應至存取控制線的電壓位準以第一平均速率提升至第一電壓位準,並隨後回應於接收到另一訊號而將供應至存取控制線的電壓位準從第一電壓位準提升至預定較高電壓位準,來回應資料存取要求訊號,且將電壓位準從第一電壓位準提升至預定較高電壓位準的另一平均速率係低於提升至第一位準的第一平均速率。
    • 兹揭示一种半导体内存存储设备。内存包含用于存储数据的复数个存储细胞元,与存取控制电路系统,每一存储细胞元包含存取控制设备,存取控制设备用以回应于存取控制信号,而使存储细胞元存取数据存取端口或隔离自数据存取端口,存取控制电路系统用以沿着存取控制线传输存取控制信号,以控制连接至存取控制线的复数个存取控制设备。存取控制电路系统借由将供应至存取控制线的电压位准以第一平均速率提升至第一电压位准,并随后回应于接收到另一信号而将供应至存取控制线的电压位准从第一电压位准提升至预定较高电压位准,来回应数据存取要求信号,且将电压位准从第一电压位准提升至预定较高电压位准的另一平均速率系低于提升至第一位准的第一平均速率。