专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW202005241A 積體電路审中-公开
简体标题：集成电路
公开(公告)号：TW202005241A
公开(公告)日：2020-01-16
申请号：TW107145037
申请日：2018-12-13
申请人：韓商愛思開海力士有限公司 , SK HYNIX INC.
发明人：朴日光 , PARK, HEAT-BIT , 金支煥 , KIM, JI-HWAN , 李東郁 , LEE, DONG-UK
IPC分类号： H02M1/42 , H02M1/16
摘要：一種積體電路包括：一個或多個第一區段，在其中與一個命令相對應的第一資料至第N資料透過一條線傳送（其中N是等於或大於2的整數）；以及兩個或更多個第二區段，在其中所述第一資料至第N資料以1：N被串聯至並聯地轉換並透過N條線傳送；其中每當所述命令被施加時，所述第一資料至第N資料在不被反相的情況下被傳送或者在所述兩個或更多個第二區段之中的至少一個第二區段中被反覆反相之後被傳送。
简体摘要：一种集成电路包括：一个或多个第一区段，在其中与一个命令相对应的第一数据至第N数据透过一条线发送（其中N是等于或大于2的整数）；以及两个或更多个第二区段，在其中所述第一数据至第N数据以1：N被串联至并联地转换并透过N条线发送；其中每当所述命令被施加时，所述第一数据至第N数据在不被反相的情况下被发送或者在所述两个或更多个第二区段之中的至少一个第二区段中被反复反相之后被发送。

2. 发明专利

TWI682401B 記憶體裝置有权
简体标题：内存设备
公开(公告)号：TWI682401B
公开(公告)日：2020-01-11
申请号：TW104134399
申请日：2015-10-20
申请人：南韓商愛思開海力士有限公司 , SK HYNIX INC.
发明人：金庚煥 , KIM, KYUNG-WHAN , 李東郁 , LEE, DONG-UK
IPC分类号： G11C5/02

3. 发明专利

TW202022615A 記憶體系統审中-公开
简体标题：内存系统
公开(公告)号：TW202022615A
公开(公告)日：2020-06-16
申请号：TW108113564
申请日：2019-04-18
申请人：韓商愛思開海力士有限公司 , SK HYNIX INC.
发明人：李東郁 , LEE, DONG UK
IPC分类号： G06F12/02 , G06F13/00 , G11C7/10 , G11C16/08
摘要：揭示一種記憶體系統，其關於針對具有高頻寬的高頻寬記憶體（HBM）的技術。該記憶體系統包括：第一晶片，其被配置為執行第一操作；第二晶片，其被配置為執行第二操作；以及層疊式記憶體裝置，其被配置為包括複數個記憶體的層疊結構。層疊式記憶體裝置被配置為由第一晶片和第二晶片經由共享匯流排來存取。
简体摘要：揭示一种内存系统，其关于针对具有高带宽的高带宽内存（HBM）的技术。该内存系统包括：第一芯片，其被配置为运行第一操作；第二芯片，其被配置为运行第二操作；以及层叠式内存设备，其被配置为包括复数个内存的层叠结构。层叠式内存设备被配置为由第一芯片和第二芯片经由共享总线来存取。

4. 发明专利

TWI673595B 半導體裝置之輸出時序控制電路及其方法有权
简体标题：半导体设备之输出时序控制电路及其方法
公开(公告)号：TWI673595B
公开(公告)日：2019-10-01
申请号：TW104122642
申请日：2015-07-13
申请人：韓商愛思開海力士有限公司 , SK HYNIX INC.
发明人：李東郁 , LEE, DONG UK
IPC分类号： G06F1/04 , H03K17/28

5. 发明专利

TW201842509A 層疊式半導體裝置审中-公开
简体标题：层叠式半导体设备
公开(公告)号：TW201842509A
公开(公告)日：2018-12-01
申请号：TW106132146
申请日：2017-09-19
申请人：韓商愛思開海力士有限公司 , SK HYNIX INC.
发明人：金支煥 , KIM, JI-HWAN , 李東郁 , LEE, DONG-UK
IPC分类号： G11C29/12 , G01R31/27
摘要：一種層疊式半導體裝置可以包括：基底晶粒；以及多個核心晶粒，其層疊在基底晶粒之上，並且適用於透過多個穿通電極與分配的通道通訊。每個核心晶粒可以包括：穿通電極掃描單元，其根據分配的通道資訊而被致能，並且適用於執行使信號向下傳輸穿過穿通電極之中在列方向上連接的穿通電極的向下掃描，以及執行使信號向上傳輸穿過在列方向上連接的穿通電極的向上掃描；以及缺陷檢測單元，其適用於基於向下掃描和向上掃描來檢測穿通電極是否具有缺陷。
简体摘要：一种层叠式半导体设备可以包括：基底晶粒；以及多个内核晶粒，其层叠在基底晶粒之上，并且适用于透过多个穿通电极与分配的信道通信。每个内核晶粒可以包括：穿通电极扫描单元，其根据分配的信道信息而被致能，并且适用于运行使信号向下传输穿过穿通电极之中在列方向上连接的穿通电极的向下扫描，以及运行使信号向上载输穿过在列方向上连接的穿通电极的向上扫描；以及缺陷检测单元，其适用于基于向下扫描和向上扫描来检测穿通电极是否具有缺陷。

6. 发明专利

TW201836101A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW201836101A
公开(公告)日：2018-10-01
申请号：TW106140800
申请日：2017-11-23
申请人：韓商愛思開海力士有限公司 , SK HYNIX INC.
发明人：金庚煥 , KIM, KYUNG WHAN , 李東郁 , LEE, DONG UK
IPC分类号： H01L23/488 , H01L27/105 , H01L21/8242
摘要：一種半導體裝置包括：第一模式信號生成電路，其適用於回應於命令來生成第一模式信號，在第一時段比第二時段更長的情況下，第一模式信號被致能，其中第一時段取決於第一MOS電晶體的電流特性，第二時段取決於第一被動元件；以及第二模式信號生成電路，其適用於回應於命令來生成第二模式信號，在第三時段比第四時段更長的情況下，第二模式信號被致能，其中第三時段取決於第二被動元件，第四時段取決於第二MOS電晶體的電流特性。
简体摘要：一种半导体设备包括：第一模式信号生成电路，其适用于回应于命令来生成第一模式信号，在第一时段比第二时段更长的情况下，第一模式信号被致能，其中第一时段取决于第一MOS晶体管的电流特性，第二时段取决于第一被动组件；以及第二模式信号生成电路，其适用于回应于命令来生成第二模式信号，在第三时段比第四时段更长的情况下，第二模式信号被致能，其中第三时段取决于第二被动组件，第四时段取决于第二MOS晶体管的电流特性。

7. 发明专利

TW201833912A 半導體裝置、半導體系統及訓練方法审中-公开
简体标题：半导体设备、半导体系统及训练方法
公开(公告)号：TW201833912A
公开(公告)日：2018-09-16
申请号：TW106140828
申请日：2017-11-23
申请人：韓商愛思開海力士有限公司 , SK HYNIX INC.
发明人：李東郁 , LEE, DONG UK , 金東均 , KIM, DONG KYUN , 朴珉秀 , PARK, MIN SU
IPC分类号： G11C7/10 , G11C7/22
摘要：一種半導體裝置可以被提供。半導體裝置可以包括精細訓練電路，精細訓練電路被配置成基於時脈信號、數據選通信號和命令來產生精細結果信號。半導體裝置可以包括粗略訓練電路，粗略訓練電路被配置成基於時脈信號、數據選通信號和命令來產生粗略結果信號，並且基於偏移控制信號來設置寫入致能信號的偏移。
简体摘要：一种半导体设备可以被提供。半导体设备可以包括精细训练电路，精细训练电路被配置成基于时脉信号、数据选通信号和命令来产生精细结果信号。半导体设备可以包括粗略训练电路，粗略训练电路被配置成基于时脉信号、数据选通信号和命令来产生粗略结果信号，并且基于偏移控制信号来设置写入致能信号的偏移。

8. 发明专利

TWI553474B 半導體記憶體電路與使用該半導體記憶體電路之資料處理系統有权
简体标题：半导体内存电路与使用该半导体内存电路之数据处理系统
公开(公告)号：TWI553474B
公开(公告)日：2016-10-11
申请号：TW101136880
申请日：2012-10-05
申请人：愛思開海力士有限公司 , SK HYNIX INC.
发明人：李東郁 , LEE, DONG UK
IPC分类号： G06F12/02 , G06F9/28
CPC分类号： G11C7/1066 , G11C7/109 , G11C7/1093

9. 发明专利

TW201508762A 包括測試焊墊的半導體積體電路审中-公开
简体标题：包括测试焊垫的半导体集成电路
公开(公告)号：TW201508762A
公开(公告)日：2015-03-01
申请号：TW103120934
申请日：2014-06-17
申请人：愛思開海力士有限公司 , SK HYNIX INC.
发明人：李東郁 , LEE, DONG UK
IPC分类号： G11C7/10 , G11C16/06
CPC分类号： G01R31/31713 , G11C29/10 , G11C29/1201 , G11C29/14
摘要：本發明提供一種半導體積體電路包括測試輸入/輸出埠包括：測試焊墊；內部輸入介面構成透過該測試輸入/輸出埠，響應外部信號以產生內部時脈、內部位址、內部命令、內部資料、與暫時儲存資料；及誤差檢測組塊構成判定該內部資料及該暫時儲存資料是否相同，並透過該埠之一個測試焊墊輸出結果。該內部輸入介面包括資料輸入/輸出組塊產生該內部資料，且該資料輸入/輸出組塊包括暫時儲存部分將該內部資料儲存為該暫時儲存資料；資料輸出部分接收該暫時儲存資料；及資料輸入部分接收該資料輸出部分之輸出，並將其輸出為該內部資料。
简体摘要：本发明提供一种半导体集成电路包括测试输入/输出端口包括：测试焊垫；内部输入界面构成透过该测试输入/输出端口，响应外部信号以产生内部时脉、内部位址、内部命令、内部数据、与暂时存储数据；及误差检测组块构成判定该内部数据及该暂时存储数据是否相同，并透过该端口之一个测试焊垫输出结果。该内部输入界面包括数据输入/输出组块产生该内部数据，且该数据输入/输出组块包括暂时存储部分将该内部数据存储为该暂时存储数据；数据输出部分接收该暂时存储数据；及数据输入部分接收该数据输出部分之输出，并将其输出为该内部数据。

10. 发明专利

TWI611416B 資料輸出電路及驅動其之方法有权
简体标题：数据输出电路及驱动其之方法
公开(公告)号：TWI611416B
公开(公告)日：2018-01-11
申请号：TW102132064
申请日：2013-09-05
申请人：愛思開海力士有限公司 , SK HYNIX INC.
发明人：李東郁 , LEE, DONG-UK
IPC分类号： G11C7/10
CPC分类号： H03K19/017509

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式