专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201824330A 用於主動電子掃描陣列（ＡＥＳＡ）之磚片审中-公开
简体标题：用于主动电子扫描数组（ＡＥＳＡ）之砖片
公开(公告)号：TW201824330A
公开(公告)日：2018-07-01
申请号：TW106135418
申请日：2017-10-17
申请人：美商雷森公司 , RAYTHEON COMPANY
发明人：手柴瑪莉 , TESHIBA, MARY A. , 米恩傑森 , MILNE, JASON G. , 羅斯頓凱文 , ROLSTON, KEVIN C. , 德拉布約翰 , DRAB, JOHN J.
IPC分类号： H01J37/28
摘要：於一形態中，主動電子掃描陣列(AESA)磚片包括輻射器結構及氧化物接合的半導體晶圓，該氧化物接合的半導體晶圓係裝附至該輻射器結構並包含射頻(RF)岐管和波束形成器。通過該些氧化物接合晶圓之RF信號路徑包含一朝向該波束形成器而傳播之第一部分及一平行於該波束形成器而傳播之第二部分。
简体摘要：于一形态中，主动电子扫描数组(AESA)砖片包括辐射器结构及氧化物接合的半导体晶圆，该氧化物接合的半导体晶圆系装附至该辐射器结构并包含射频(RF)岐管和波束形成器。通过该些氧化物接合晶圆之RF信号路径包含一朝向该波束形成器而传播之第一部分及一平行于该波束形成器而传播之第二部分。

2. 发明专利

TWI690970B 用於主動電子掃描陣列（ＡＥＳＡ）之磚片有权
简体标题：用于主动电子扫描数组（ＡＥＳＡ）之砖片
公开(公告)号：TWI690970B
公开(公告)日：2020-04-11
申请号：TW106135418
申请日：2017-10-17
申请人：美商雷森公司 , RAYTHEON COMPANY
发明人：手柴瑪莉 , TESHIBA, MARY A. , 米恩傑森 , MILNE, JASON G. , 羅斯頓凱文 , ROLSTON, KEVIN C. , 德拉布約翰 , DRAB, JOHN J.
IPC分类号： H01J37/28

3. 发明专利

TWI647813B 用於多層級互連的半導體晶圓之同軸連接器饋通有权
简体标题：用于多层级互连的半导体晶圆之同轴连接器馈通
公开(公告)号：TWI647813B
公开(公告)日：2019-01-11
申请号：TW106120790
申请日：2017-06-21
申请人：雷森公司 , RAYTHEON COMPANY
发明人：德拉布約翰 , DRAB, JOHN J. , 手柴瑪莉 , TESHIBA, MARY A.
IPC分类号： H01L27/06 , H01L27/12

4. 发明专利

TW201816993A 提供熱膨脹匹配型裝置之直接接合方法审中-公开
简体标题：提供热膨胀匹配型设备之直接接合方法
公开(公告)号：TW201816993A
公开(公告)日：2018-05-01
申请号：TW106135743
申请日：2017-10-18
申请人：美商瑞西恩公司 , RAYTHEON COMPANY
发明人：杰拉布約翰 J. , DRAB, JOHN J.
IPC分类号： H01L27/14 , H01L21/768
摘要：本發明提供一種將一積體電路（IC）以一晶圓級轉移至一替代基板上以使一電路層與一不同材料達成熱膨脹係數（CTE）匹配之方法。該方法可相對於一晶圓執行，該晶圓具有一電路層、一第一主表面、與該第一主表面相對之一第二主表面、及附貼至該第一主表面之一基板。該方法包含：將一操縱板臨時接合至該第二主表面；移除該基板之一大部分，以暴露出該第一主表面；以及以所沈積之一接合材料將一第二基板接合至該第一主表面。
简体摘要：本发明提供一种将一集成电路（IC）以一晶圆级转移至一替代基板上以使一电路层与一不同材料达成热膨胀系数（CTE）匹配之方法。该方法可相对于一晶圆运行，该晶圆具有一电路层、一第一主表面、与该第一主表面相对之一第二主表面、及附贴至该第一主表面之一基板。该方法包含：将一操纵板临时接合至该第二主表面；移除该基板之一大部分，以暴露出该第一主表面；以及以所沉积之一接合材料将一第二基板接合至该第一主表面。

5. 发明专利

TWI674636B 用於三維整合裝置的互連之阻障層有权
简体标题：用于三维集成设备的互连之阻障层
公开(公告)号：TWI674636B
公开(公告)日：2019-10-11
申请号：TW106107785
申请日：2017-03-09
申请人：美商瑞西恩公司 , RAYTHEON COMPANY
发明人：蘇雅雷斯愛德華R , SOARES, EDWARD R. , 傑柏約翰J , DRAB, JOHN J.
IPC分类号： H01L21/66 , H01L21/768 , H01L23/58 , H01L23/66 , H01L25/065

6. 发明专利

TW201806050A 用於三維整合裝置的互連之阻障層审中-公开
简体标题：用于三维集成设备的互连之阻障层
公开(公告)号：TW201806050A
公开(公告)日：2018-02-16
申请号：TW106107785
申请日：2017-03-09
申请人：瑞西恩公司 , RAYTHEON COMPANY
发明人：蘇雅雷斯愛德華R , SOARES, EDWARD R. , 傑柏約翰J , DRAB, JOHN J.
IPC分类号： H01L21/66 , H01L21/768 , H01L23/58 , H01L23/66 , H01L25/065
CPC分类号： H01L25/0657 , H01L21/0273 , H01L21/7685 , H01L21/76871 , H01L21/76883 , H01L21/76885 , H01L21/8221 , H01L22/14 , H01L23/585 , H01L23/66 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/08 , H01L24/80 , H01L25/50 , H01L2223/6677 , H01L2224/03416 , H01L2224/0345 , H01L2224/03452 , H01L2224/03462 , H01L2224/03464 , H01L2224/0347 , H01L2224/0348 , H01L2224/039 , H01L2224/0391 , H01L2224/05082 , H01L2224/05124 , H01L2224/05166 , H01L2224/05186 , H01L2224/05647 , H01L2224/05655 , H01L2224/05686 , H01L2224/0603 , H01L2224/06051 , H01L2224/06181 , H01L2224/06505 , H01L2224/08147 , H01L2224/80001 , H01L2224/80895 , H01L2224/80896 , H01L2224/80986 , H01L2224/9202 , H01L2225/06548 , H01L2924/3651 , H01L2924/00014 , H01L2924/014 , H01L2924/05442 , H01L2924/04941 , H01L2924/04953 , H01L2924/01074 , H01L21/76898 , H01L2224/03
摘要：一種電子裝置整合方法以及整合電子裝置。該整合方法可以包含藉由下面方式製備第一電子裝置的步驟：形成一導電跡線，疊置在一基板上方；形成一阻障層，疊置在該導電跡線上方；於該阻障層上形成一或更多個導電互連；以及形成一接合層，疊置在該跡線上方及/或至少部分包圍該一或更多個互連。該阻障層被配置成用以防止在該些跡線結構和互連結構之間形成金屬間化合物，仍可在該跡線和互連之間達成電通訊。該整合方法可以進一步包含下面步驟：將該第一電子裝置直接接合至一第二電子裝置；將一第三電子裝置直接接合至該第二電子裝置；依此類推。在每一個堆疊序列之後可以進行該垂直整合電子裝置的高溫處理和功能測試。
简体摘要：一种电子设备集成方法以及集成电子设备。该集成方法可以包含借由下面方式制备第一电子设备的步骤：形成一导电迹线，叠置在一基板上方；形成一阻障层，叠置在该导电迹在线方；于该阻障层上形成一或更多个导电互连；以及形成一接合层，叠置在该迹在线方及/或至少部分包围该一或更多个互连。该阻障层被配置成用以防止在该些迹线结构和互链接构之间形成金属间化合物，仍可在该迹线和互连之间达成电通信。该集成方法可以进一步包含下面步骤：将该第一电子设备直接接合至一第二电子设备；将一第三电子设备直接接合至该第二电子设备；依此类推。在每一个堆栈串行之后可以进行该垂直集成电子设备的高温处理和功能测试。

7. 发明专利

TW201907493A 在氧化物接合晶圓堆疊中的晶粒封裝审中-公开
简体标题：在氧化物接合晶圆堆栈中的晶粒封装
公开(公告)号：TW201907493A
公开(公告)日：2019-02-16
申请号：TW106143303
申请日：2017-12-11
申请人：美商雷神公司 , RAYTHEON COMPANY
发明人：德瑞普約翰 , DRAB, JOHN J. , 米爾恩傑森 , MILNE, JASON G.
IPC分类号： H01L21/56 , H01L21/78 , H01L23/31 , H01L25/065
摘要：製造半導體晶圓組件的結構及方法，其將一或多個晶粒封裝於被蝕刻進入氧化物接合之半導體晶圓堆疊的孔腔中。該等方法大致上包括以下步驟：將該晶粒定位在該孔腔中、將該晶粒機械地及電安裝至該晶圓堆疊、及藉由以多數個方式之其中一者將蓋體晶圓接合至該晶圓堆疊而把該晶粒封裝在該孔腔內。半導體處理步驟被應用，以根據上述實施例製成該等組件(例如沈積、退火、化學及機械拋光、蝕刻等)及連接該晶粒(例如凸塊接合、引線互連、超音波接合、氧化物接合等)。
简体摘要：制造半导体晶圆组件的结构及方法，其将一或多个晶粒封装于被蚀刻进入氧化物接合之半导体晶圆堆栈的孔腔中。该等方法大致上包括以下步骤：将该晶粒定位在该孔腔中、将该晶粒机械地及电安装至该晶圆堆栈、及借由以多数个方式之其中一者将盖体晶圆接合至该晶圆堆栈而把该晶粒封装在该孔腔内。半导体处理步骤被应用，以根据上述实施例制成该等组件(例如沉积、退火、化学及机械抛光、蚀刻等)及连接该晶粒(例如凸块接合、引线互连、超音波接合、氧化物接合等)。

8. 发明专利

TW201830662A 用於多層級互連的半導體晶圓之同軸連接器饋通审中-公开
简体标题：用于多层级互连的半导体晶圆之同轴连接器馈通
公开(公告)号：TW201830662A
公开(公告)日：2018-08-16
申请号：TW106120790
申请日：2017-06-21
申请人：雷森公司 , RAYTHEON COMPANY
发明人：德拉布約翰 , DRAB, JOHN J. , 手柴瑪莉 , TESHIBA, MARY A.
IPC分类号： H01L27/06 , H01L27/12
摘要：一種半導體的氧化物上矽(SOI；silicon-on-oxide)結構，具有配置在底部氧化物(BOX；bottom oxide)絕緣層上的矽層。深凹槽隔離(DTI；deep trench isolation)材料垂直地通過矽層到底部氧化物隔離層。深凹槽隔離材料具有比矽的電容率(permittivity)更低的電容率。具有內部電導體及外部導電屏蔽結構的同軸傳輸線已配置在垂直通過深凹槽隔離材料的內部電導體周圍，用以將配置在底部氧化物絕緣層之上的電導體電性連接至配置在接觸底部氧化物絕緣層之下的電導體。
简体摘要：一种半导体的氧化物上硅(SOI；silicon-on-oxide)结构，具有配置在底部氧化物(BOX；bottom oxide)绝缘层上的硅层。深凹槽隔离(DTI；deep trench isolation)材料垂直地通过硅层到底部氧化物隔离层。深凹槽隔离材料具有比硅的电容率(permittivity)更低的电容率。具有内部电导体及外部导电屏蔽结构的同轴传输线已配置在垂直通过深凹槽隔离材料的内部电导体周围，用以将配置在底部氧化物绝缘层之上的电导体电性连接至配置在接触底部氧化物绝缘层之下的电导体。

9. 发明专利

TW201806004A 用於晶圓之與代工廠無關的後處理方法审中-公开
简体标题：用于晶圆之与代工厂无关的后处理方法
公开(公告)号：TW201806004A
公开(公告)日：2018-02-16
申请号：TW106116291
申请日：2017-05-17
申请人：瑞西恩公司 , RAYTHEON COMPANY
发明人：泰旭巴瑪莉A , TESHIBA, MARY A. , 戴拉伯約翰J , DRAB, JOHN J.
IPC分类号： H01L21/20 , H01L21/768 , H01L21/84 , H01L27/12
CPC分类号： H01L21/76251 , H01L21/2007 , H01L21/84 , H01L27/1203
摘要：本發明提供一種用於一晶圓之與代工廠無關的後處理方法。該晶圓包含一主動表面、一基板、及一中間層，該中間層夾置於該主動表面與該基板之間。該方法包含：自一晶圓處理代工廠之一輸出成品取出該晶圓；將該基板薄化至該中間層或薄化至距該中間層數微米之內，以暴露出一新表面；以及將該新表面接合至一替代材料基板，與該基板相較，該替代材料基板達成增強之裝置效能。
简体摘要：本发明提供一种用于一晶圆之与代工厂无关的后处理方法。该晶圆包含一主动表面、一基板、及一中间层，该中间层夹置于该主动表面与该基板之间。该方法包含：自一晶圆处理代工厂之一输出成品取出该晶圆；将该基板薄化至该中间层或薄化至距该中间层数微米之内，以暴露出一新表面；以及将该新表面接合至一替代材料基板，与该基板相较，该替代材料基板达成增强之设备性能。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式