会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明专利
    • 非揮發性半導體記憶裝置
    • 非挥发性半导体记忆设备
    • TW427000B
    • 2001-03-21
    • TW087113496
    • 1998-08-17
    • 夏普股份有限公司
    • 太田佳似
    • H01L
    • G11C14/00
    • 一種非揮發性半導體記憶裝置包含:一具有多個記憶體晶胞的記憶體晶胞區,各記憶體晶胞包括一快閃晶胞區及一DRAM電容器區,該快閃晶胞區具有至少一汲極,一源極,及一漂浮閘極,該汲極連接該位元線,該DRAM電容器區具有一含兩電極的電容性元件,其中一電極連接源極,且另一電極連接電源端,且架構記憶體晶胞使得至少可應用穿隧電流而經汲極將電子注入漂浮閘極中,或從該漂浮閘極取出電子;一經位元線連接記憶體晶胞區的暫存器區;為來自位元線之信號所輸入的一位元線選擇器;以及一用於接收來自位元線選擇器之輸出以作為輸入信號的感測放大器。依據本發明,在正常操作模式中,有可能經讀取或寫入儲存在電容性元件區中的揮發性數據,而達到一類似一般DRAM中的高速隨機存取。另一方面,在數據維持模式,可在非揮發性記憶體晶胞區中儲存最後資訊或不變資訊作為非揮發性數據。
    • 一种非挥发性半导体记忆设备包含:一具有多个内存晶胞的内存晶胞区,各内存晶胞包括一快闪晶胞区及一DRAM电容器区,该快闪晶胞区具有至少一汲极,一源极,及一漂浮闸极,该汲极连接该比特线,该DRAM电容器区具有一含两电极的电容性组件,其中一电极连接源极,且另一电极连接电源端,且架构内存晶胞使得至少可应用穿隧电流而经汲极将电子注入漂浮闸极中,或从该漂浮闸极取出电子;一经比特线连接内存晶胞区的寄存器区;为来自比特线之信号所输入的一比特线选择器;以及一用于接收来自比特线选择器之输出以作为输入信号的传感放大器。依据本发明,在正常操作模式中,有可能经读取或写入存储在电容性组件区中的挥发性数据,而达到一类似一般DRAM中的高速随机存取。另一方面,在数据维持模式,可在非挥发性内存晶胞区中存储最后信息或不变信息作为非挥发性数据。
    • 2. 发明专利
    • 非揮發性半導體記憶裝置及其寫入方法
    • 非挥发性半导体记忆设备及其写入方法
    • TW403907B
    • 2000-09-01
    • TW087114756
    • 1998-09-05
    • 夏普股份有限公司
    • 太田佳似
    • G11C
    • G11C11/5628G11C11/5621G11C11/5642G11C2211/5624G11C2211/5631G11C2211/5642
    • 一種非揮發性半導體記憶體裝置及、寫入方法,可同時執行將多值資料寫入多數記憶體單元(CELLO、CELLl)的寫入操作及驗證操作,並以高速寫入多值資料。LatchO和Latchl的閂鎖電路係儲存待寫入記憶體單元(CELLO、 CELLl)之輸入多值資料,而記憶體單元係藉由位元線(BLn至BLn﹢3)及字線(WLO)選取。多值感測放大器(SAO、 SAl) 係讀取在記憶體單元(CELLO、CELLl)中所寫入的多值資料。基於在該等LatchO和Latchl的閂鎖電路中所儲存的該等輸入多值資料(閂鎖節點QO#、Q1#)及藉由多值感測放大器(SAO、SAl)讀取來自該記憶體單元(CELLO、 CELLl)的該等多值資料(感測節點SO#、Sl#),位元線電壓產生電路(l)係將該等輸入多值資料寫入該等記憶體單元(CELLO、CELLl)的指定電壓施加於連接至該等記憶體單元(CELLO、CELLl)的該等位元線(BLn+l,BLn+3)。
    • 一种非挥发性半导体内存设备及、写入方法,可同时运行将多值数据写入多数内存单元(CELLO、CELLl)的写入操作及验证操作,并以高速写入多值数据。LatchO和Latchl的闩锁电路系存储待写入内存单元(CELLO、 CELLl)之输入多值数据,而内存单元系借由比特线(BLn至BLn﹢3)及字线(WLO)选取。多值传感放大器(SAO、 SAl) 系读取在内存单元(CELLO、CELLl)中所写入的多值数据。基于在该等LatchO和Latchl的闩锁电路中所存储的该等输入多值数据(闩锁节点QO#、Q1#)及借由多值传感放大器(SAO、SAl)读取来自该内存单元(CELLO、 CELLl)的该等多值数据(传感节点SO#、Sl#),比特线电压产生电路(l)系将该等输入多值数据写入该等内存单元(CELLO、CELLl)的指定电压施加于连接至该等内存单元(CELLO、CELLl)的该等比特线(BLn+l,BLn+3)。
    • 7. 发明专利
    • 可就所有之記憶格正確集中地執行抹除檢查操作之半導體存儲裝置
    • 可就所有之记忆格正确集中地运行抹除检查操作之半导体存储设备
    • TW380256B
    • 2000-01-21
    • TW087102263
    • 1998-02-18
    • 夏普股份有限公司
    • 太田佳似
    • G11C
    • G11C16/3445G11C8/10G11C16/344G11C2216/28
    • 正確集中地執行一驗證操作於所有記憶格子之上。在檢查操作中,首先使一預先充電信號ψpre與一集中抹除檢查模式選擇信號ψaev之位準變成"L",以個別地用一預先電電壓ψpre充電一共同位元線5以及所有BLO到BLm的位元線,因此使該集中抹除檢查模式選擇信號ψaev之位準變成"H"以連接該共同位元線5至所有BLO到BLm的位元線與一感測放大器8,以及藉由一列解碼電路之2選擇之所有 WLO到WLn的字元線。接著監視該共同位元線放電之H事件而且由於在一記憶格陣列中l一非抹除記憶格之存在,該感測放大器8之一輸出信號OUT變成"L"。於此情況下,該共同位元線5之放電發生在該記憶格陣列l中存在至少一非抹除記憶格電晶體時,且因此可正確而集中地執行該檢查操作於所有該記憶格之上。
    • 正确集中地运行一验证操作于所有记忆格子之上。在检查操作中,首先使一预先充电信号ψpre与一集中抹除检查模式选择信号ψaev之位准变成"L",以个别地用一预先电电压ψpre充电一共同比特线5以及所有BLO到BLm的比特线,因此使该集中抹除检查模式选择信号ψaev之位准变成"H"以连接该共同比特线5至所有BLO到BLm的比特线与一传感放大器8,以及借由一列译码电路之2选择之所有 WLO到WLn的字符线。接着监视该共同比特线放电之H事件而且由于在一记忆格数组中l一非抹除记忆格之存在,该传感放大器8之一输出信号OUT变成"L"。于此情况下,该共同比特线5之放电发生在该记忆格数组l中存在至少一非抹除记忆格晶体管时,且因此可正确而集中地运行该检查操作于所有该记忆格之上。
    • 8. 发明专利
    • 可縮短存取時間及降低消耗電流之串列存取系統半導體記憶裝置
    • 可缩短存取时间及降低消耗电流之串行存取系统半导体记忆设备
    • TW363263B
    • 1999-07-01
    • TW086119331
    • 1997-12-19
    • 夏普股份有限公司
    • 太田佳似
    • H01L
    • G11C7/1036G11C16/0491
    • 一種所提供的連續存取系統半導體儲存裝置,係可減少存取的時間及降低電流的消耗。一記憶體單元陣列1 包括多數 記憶體單元 CELL0、CELL1 、. . .而位移暫存器2A和2B具有許多的閂控電路SR0、SR2、SR1、SR3,其係以串接的方式提供。該等位移暫存器2A和2B一旦經由在一讀取操作的一位元訊號線而接收來自該記憶體單元陣列1 的資料時,在該等閂控電路SR0、SR2、. . . . SR1、SR3、. . .並會以該等閂控電路所排列的順序而將資料做串列輸出。該等閂控電路SR0、SR2、. . . 、SR1、SR3、. . .會讀出放大所儲存在該記憶體單元陣列1 中的該等記憶體單元內的儲存。
    • 一种所提供的连续存取系统半导体存储设备,系可减少存取的时间及降低电流的消耗。一内存单元数组1 包括多数 内存单元 CELL0、CELL1 、. . .而位移寄存器2A和2B具有许多的闩控电路SR0、SR2、SR1、SR3,其系以串接的方式提供。该等位移寄存器2A和2B一旦经由在一读取操作的一比特信号线而接收来自该内存单元数组1 的数据时,在该等闩控电路SR0、SR2、. . . . SR1、SR3、. . .并会以该等闩控电路所排列的顺序而将数据做串行输出。该等闩控电路SR0、SR2、. . . 、SR1、SR3、. . .会读出放大所存储在该内存单元数组1 中的该等内存单元内的存储。