专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201225079A 執行ＤＲＡＭ更新操作的記憶體電路、系統與模組以及其操作方法 MEMORY CIRCUITS, SYSTEMS, AND MODULES FOR PERFORMING DRAM REFRESH OPERATIONS AND METHODS OF OPERATING THE SAME 审中-公开
简体标题：运行ＤＲＡＭ更新操作的内存电路、系统与模块以及其操作方法 MEMORY CIRCUITS, SYSTEMS, AND MODULES FOR PERFORMING DRAM REFRESH OPERATIONS AND METHODS OF OPERATING THE SAME
公开(公告)号：TW201225079A
公开(公告)日：2012-06-16
申请号：TW100137691
申请日：2011-10-18
申请人：三星電子股份有限公司
发明人：朴哲佑 , 全永鉉 , 崔周善 , 黃泓善
IPC分类号： G11C
CPC分类号： G11C29/808 , G06F2213/0038 , G11C11/40618 , G11C11/40622 , G11C11/40626 , G11C2211/4062
摘要：一種記憶體模組可包含多個動態記憶體裝置,各自可包含其中具有各別區域之動態記憶胞陣列,其中此多個動態記憶體裝置可經組態以回應於命令操作此等各別區域。DRAM管理單元可在此模組上且耦接至此多個動態記憶體裝置,且可包含記憶體裝置操作參數儲存電路,此記憶體裝置操作參數儲存電路經組態以儲存影響回應於此命令之此等各別區域之操作的用於此等各別區域之記憶體裝置操作參數。
简体摘要：一种内存模块可包含多个动态内存设备,各自可包含其中具有各别区域之动态记忆胞数组,其中此多个动态内存设备可经组态以回应于命令操作此等各别区域。DRAM管理单元可在此模块上且耦接至此多个动态内存设备,且可包含内存设备操作参数存储电路,此内存设备操作参数存储电路经组态以存储影响回应于此命令之此等各别区域之操作的用于此等各别区域之内存设备操作参数。

2. 发明专利

TW201110549A 輸入／輸出電路及包含該輸入／輸出電路之積體電路裝置 INPUT/OUTPUT CIRCUIT AND INTEGRATED CIRCUIT APPARATUS INCLUDING THE SAME 审中-公开
简体标题：输入／输出电路及包含该输入／输出电路之集成电路设备 INPUT/OUTPUT CIRCUIT AND INTEGRATED CIRCUIT APPARATUS INCLUDING THE SAME
公开(公告)号：TW201110549A
公开(公告)日：2011-03-16
申请号：TW099112719
申请日：2010-04-22
申请人：三星電子股份有限公司
发明人：金正烈 , 全永鉉 , 孔培瑄
IPC分类号： H03K , G11C
CPC分类号： H04L25/0278 , G11C7/1051 , G11C7/1057 , G11C7/1078 , G11C7/1084 , G11C7/22 , H03K19/017509
摘要：一種輸入/輸出電路包括一I/O節點,該I/O節點連接至具有一上拉電晶體及一下拉電晶體之一上拉與下拉電路。經由該I/O節點而發送及接收資料。一位準移位器提供包括一供電電壓及高於該供電電壓之高電壓的一電壓。一信號控制電路控制施加至該上拉與下拉電路之電壓位準。在一資料輸入模式期間,在該I/O節點處接收資料並在該高電壓下對該上拉電晶體施加偏壓以斷開該上拉電晶體。在一資料輸出模式期間,在該I/O節點處輸出資料,且當該輸出資料為低時,該下拉電晶體將該I/O節點下拉至接地,且當該輸出資料為高時,啓動該上拉電晶體。
简体摘要：一种输入/输出电路包括一I/O节点,该I/O节点连接至具有一上拉晶体管及一下拉晶体管之一上拉与下拉电路。经由该I/O节点而发送及接收数据。一位准移位器提供包括一供电电压及高于该供电电压之高电压的一电压。一信号控制电路控制施加至该上拉与下拉电路之电压位准。在一数据输入模式期间,在该I/O节点处接收数据并在该高电压下对该上拉晶体管施加偏压以断开该上拉晶体管。在一数据输出模式期间,在该I/O节点处输出数据,且当该输出数据为低时,该下拉晶体管将该I/O节点下拉至接地,且当该输出数据为高时,启动该上拉晶体管。

3. 发明专利

TWI316717B 半導體記憶裝置以及操作半導體記憶裝置之方法 SEMICONDUCTOR MEMORY DEVICE AND METHOD OF OPERATING A SEMICONDUCTOR MEMORY DEVICE 失效
简体标题：半导体记忆设备以及操作半导体记忆设备之方法 SEMICONDUCTOR MEMORY DEVICE AND METHOD OF OPERATING A SEMICONDUCTOR MEMORY DEVICE
公开(公告)号：TWI316717B
公开(公告)日：2009-11-01
申请号：TW094125517
申请日：2005-07-28
申请人：三星電子股份有限公司
发明人：申相雄 , 金哲洙 , 全永鉉 , 李相普
IPC分类号： G11C
CPC分类号： G11C7/06 , G11C11/4091 , G11C2207/005 , G11C2207/065
摘要：本發明提供一種半導體記憶裝置，其包括：複數個記憶體單元陣列塊、一位元線感測放大器、一可經控制以接通或關斷之局部感測放大器、一資料感測放大器及一控制器。該控制器因應第一及第二信號激活一局部感測控制信號達一預定持續時間。該第一信號係一激活該位元線感測放大器之位元線感測啟用信號，且該局部感測放大器在該位元線感測啟用信號被激活後激活達一預定持續時間。可激活或去激活該第二信號以與連接一對位元線與一對局部輸入/輸出線的行選擇線信號同相。因此，可根據運作條件接通或關斷該局部感測放大器，藉此增加一tRCD參數並減少電流消耗。可藉由將該局部感測放大器與一在讀取作業期間不需要預充電及均衡之電流型資料感測放大器相組合來改良該半導體記憶裝置。
简体摘要：本发明提供一种半导体记忆设备，其包括：复数个内存单元数组块、一比特线传感放大器、一可经控制以接通或关断之局部传感放大器、一数据传感放大器及一控制器。该控制器因应第一及第二信号激活一局部传感控制信号达一预定持续时间。该第一信号系一激活该比特线传感放大器之比特线传感激活信号，且该局部传感放大器在该比特线传感激活信号被激活后激活达一预定持续时间。可激活或去激活该第二信号以与连接一对比特线与一对局部输入/输出线的行选择线信号同相。因此，可根据运作条件接通或关断该局部传感放大器，借此增加一tRCD参数并减少电流消耗。可借由将该局部传感放大器与一在读取作业期间不需要预充电及均衡之电流型数据传感放大器相组合来改良该半导体记忆设备。

4. 发明专利

TWI533318B 半導體封裝有权
简体标题：半导体封装
公开(公告)号：TWI533318B
公开(公告)日：2016-05-11
申请号：TW100131744
申请日：2011-09-02
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：姜郁成 , KANG, UK-SONG , 全永鉉 , JUN, YOUNG-HYUN , 崔周善 , CHOI, JOO-SUN
IPC分类号： G11C5/06 , H01L23/055
CPC分类号： H01L25/18 , G11C5/02 , G11C7/10 , H01L2224/48091 , H01L2225/06544 , H01L2924/00014

5. 发明专利

TW201225101A 半導體封裝及更新半導體封裝中的記憶體晶片堆疊之方法 SEMICONDUCTOR PACKAGE AND METHOD OF REFRESHING A STACK OF MEMORY CHIPS IN THE SEMICONDUCTOR PACKAGE 审中-公开
简体标题：半导体封装及更新半导体封装中的内存芯片堆栈之方法 SEMICONDUCTOR PACKAGE AND METHOD OF REFRESHING A STACK OF MEMORY CHIPS IN THE SEMICONDUCTOR PACKAGE
公开(公告)号：TW201225101A
公开(公告)日：2012-06-16
申请号：TW100131744
申请日：2011-09-02
申请人：三星電子股份有限公司
发明人：姜郁成 , 全永鉉 , 崔周善
IPC分类号： G11C , H01L
CPC分类号： H01L25/18 , G11C5/02 , G11C7/10 , H01L2224/48091 , H01L2225/06544 , H01L2924/00014
摘要：揭露一種半導體封裝。所述半導體封裝包含封裝介面、半導體晶片堆疊、多個基板通孔堆疊以及介面電路。所述封裝介面至少包含第一對端子。每一基板通孔堆疊包含所述半導體晶片中之各別者的多個基板通孔,每一基板通孔電連接至緊鄰的半導體晶片之基板通孔。所述介面電路包含連接至所述第一對端子以接收提供第一資訊之差分信號的輸入端,且包含按單端信號格式將包含所述第一資訊之輸出信號提供至所述多個基板通孔堆疊中之至少一者的輸出端。
简体摘要：揭露一种半导体封装。所述半导体封装包含封装界面、半导体芯片堆栈、多个基板通孔堆栈以及界面电路。所述封装界面至少包含第一对端子。每一基板通孔堆栈包含所述半导体芯片中之各别者的多个基板通孔,每一基板通孔电连接至紧邻的半导体芯片之基板通孔。所述界面电路包含连接至所述第一对端子以接收提供第一信息之差分信号的输入端,且包含按单端信号格式将包含所述第一信息之输出信号提供至所述多个基板通孔堆栈中之至少一者的输出端。

6. 发明专利

TW201140586A 減少逆向偏壓之漣波雜訊的半導體記憶體裝置以及驅動半導體記憶體裝置的方法 SEMICONDUCTOR MEMORY DEVICE FOR REDUCING RIPPLE NOISE OF BACK-BIAS VOLTAGE AND METHOD OF DRIVING SEMICONDUCTOR MEMORY DEVICE 审中-公开
简体标题：减少逆向偏压之涟波噪声的半导体内存设备以及驱动半导体内存设备的方法 SEMICONDUCTOR MEMORY DEVICE FOR REDUCING RIPPLE NOISE OF BACK-BIAS VOLTAGE AND METHOD OF DRIVING SEMICONDUCTOR MEMORY DEVICE
公开(公告)号：TW201140586A
公开(公告)日：2011-11-16
申请号：TW100101662
申请日：2011-01-17
申请人：三星電子股份有限公司
发明人：李範燮 , 全永鉉 , 黃祥俊
IPC分类号： G11C
CPC分类号： G11C7/02 , G11C7/222 , G11C8/08 , G11C8/14 , G11C11/4076 , G11C11/4085 , G11C11/4099 , H01L27/0207 , H01L27/10852 , H01L27/10897
摘要：用以減少逆向偏壓的漣波雜訊的半導體記憶體裝置以及驅動包括字元線驅動電路與延遲邏輯電路的半導體記憶體裝置之方法。字元線驅動電路回應次字元線賦能信號、第一字元線驅動信號與第二字元線驅動信號而使連接至已選擇的記憶單元的次字元線賦能而達第一電壓，並使非選擇的記憶單元的次字元線去能而至第二電壓與第三電壓。該延遲邏輯電路控制半導體記憶體裝置，在次字元線去能期間，藉關於第一字元線驅動信號的時間過渡點而改變次字元線賦能信號的時間過渡點，使被導引至第三電壓的次字元線的電荷量大於被導引至第二電壓的次字元線的電荷量。
简体摘要：用以减少逆向偏压的涟波噪声的半导体内存设备以及驱动包括字符线驱动电路与延迟逻辑电路的半导体内存设备之方法。字符线驱动电路回应次字符线赋能信号、第一字符线驱动信号与第二字符线驱动信号而使连接至已选择的记忆单元的次字符线赋能而达第一电压，并使非选择的记忆单元的次字符线去能而至第二电压与第三电压。该延迟逻辑电路控制半导体内存设备，在次字符线去能期间，藉关于第一字符线驱动信号的时间过渡点而改变次字符线赋能信号的时间过渡点，使被导引至第三电压的次字符线的电荷量大于被导引至第二电压的次字符线的电荷量。

7. 发明专利

TWI316718B 半導體記憶裝置以及操作半導體記憶裝置之方法 SEMICONDUCTOR MEMORY DEVICE AND METHOD OF OPERATING A SEMICONDUCTOR MEMORY DEVICE 失效
简体标题：半导体记忆设备以及操作半导体记忆设备之方法 SEMICONDUCTOR MEMORY DEVICE AND METHOD OF OPERATING A SEMICONDUCTOR MEMORY DEVICE
公开(公告)号：TWI316718B
公开(公告)日：2009-11-01
申请号：TW098114531
申请日：2005-07-28
申请人：三星電子股份有限公司
发明人：申相雄 , 金哲洙 , 全永鉉 , 李相普
IPC分类号： G11C
CPC分类号： G11C7/06 , G11C11/4091 , G11C2207/005 , G11C2207/065
摘要：本發明提供一種半導體記憶裝置，其包括：複數個記憶體單元陣列塊、一位元線感測放大器、一可經控制以接通或關斷之局部感測放大器、一資料感測放大器及一控制器。該控制器因應第一及第二信號激活一局部感測控制信號達一預定持續時間。該第一信號係一激活該位元線感測放大器之位元線感測啟用信號，且該局部感測放大器在該位元線感測啟用信號被激活後激活達一預定持續時間。可激活或去激活該第二信號以與連接一對位元線與一對局部輸入/輸出線的行選擇線信號同相。因此，可根據運作條件接通或關斷該局部感測放大器，藉此增加一tRCD參數並減少電流消耗。可藉由將該局部感測放大器與一在讀取作業期間不需要預充電及均衡之電流型資料感測放大器相組合來改良該半導體記憶裝置。
简体摘要：本发明提供一种半导体记忆设备，其包括：复数个内存单元数组块、一比特线传感放大器、一可经控制以接通或关断之局部传感放大器、一数据传感放大器及一控制器。该控制器因应第一及第二信号激活一局部传感控制信号达一预定持续时间。该第一信号系一激活该比特线传感放大器之比特线传感激活信号，且该局部传感放大器在该比特线传感激活信号被激活后激活达一预定持续时间。可激活或去激活该第二信号以与连接一对比特线与一对局部输入/输出线的行选择线信号同相。因此，可根据运作条件接通或关断该局部传感放大器，借此增加一tRCD参数并减少电流消耗。可借由将该局部传感放大器与一在读取作业期间不需要预充电及均衡之电流型数据传感放大器相组合来改良该半导体记忆设备。

8. 发明专利

TW200943310A 半導體記憶裝置以及操作半導體記憶裝置之方法 SEMICONDUCTOR MEMORY DEVICE AND METHOD OF OPERATING A SEMICONDUCTOR MEMORY DEVICE 失效
简体标题：半导体记忆设备以及操作半导体记忆设备之方法 SEMICONDUCTOR MEMORY DEVICE AND METHOD OF OPERATING A SEMICONDUCTOR MEMORY DEVICE
公开(公告)号：TW200943310A
公开(公告)日：2009-10-16
申请号：TW098114531
申请日：2005-07-28
申请人：三星電子股份有限公司
发明人：申相雄 , 金哲洙 , 全永鉉 , 李相普
IPC分类号： G11C
CPC分类号： G11C7/06 , G11C11/4091 , G11C2207/005 , G11C2207/065
摘要：本發明提供一種半導體記憶裝置，其包括：複數個記憶體單元陣列塊、一位元線感測放大器、一可經控制以接通或關斷之局部感測放大器、一資料感測放大器及一控制器。該控制器因應第一及第二信號激活一局部感測控制信號達一預定持續時間。該第一信號係一激活該位元線感測放大器之位元線感測啟用信號，且該局部感測放大器在該位元線感測啟用信號被激活後激活達一預定持續時間。可激活或去激活該第二信號以與連接一對位元線與一對局部輸入/輸出線的行選擇線信號同相。因此，可根據運作條件接通或關斷該局部感測放大器，藉此增加一tRCD參數並減少電流消耗。可藉由將該局部感測放大器與一在讀取作業期間不需要預充電及均衡之電流型資料感測放大器相組合來改良該半導體記憶裝置。
简体摘要：本发明提供一种半导体记忆设备，其包括：复数个内存单元数组块、一比特线传感放大器、一可经控制以接通或关断之局部传感放大器、一数据传感放大器及一控制器。该控制器因应第一及第二信号激活一局部传感控制信号达一预定持续时间。该第一信号系一激活该比特线传感放大器之比特线传感激活信号，且该局部传感放大器在该比特线传感激活信号被激活后激活达一预定持续时间。可激活或去激活该第二信号以与连接一对比特线与一对局部输入/输出线的行选择线信号同相。因此，可根据运作条件接通或关断该局部传感放大器，借此增加一tRCD参数并减少电流消耗。可借由将该局部传感放大器与一在读取作业期间不需要预充电及均衡之电流型数据传感放大器相组合来改良该半导体记忆设备。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式