专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201801075A 非揮發性半導體儲存裝置及其字元線的驅動方法审中-公开
简体标题：非挥发性半导体存储设备及其字符线的驱动方法
公开(公告)号：TW201801075A
公开(公告)日：2018-01-01
申请号：TW106109551
申请日：2017-03-22
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：村上洋樹 , MURAKAMI, HIROKI
IPC分类号： G11C8/08
CPC分类号： G11C11/4085 , G11C8/08 , G11C8/14 , G11C11/4074 , G11C11/4082 , G11C11/4099 , G11C11/5621 , G11C16/0483 , G11C16/08 , G11C16/30
摘要：本發明提供一種非揮發性半導體儲存裝置及其字元線的驅動方法。本發明的快閃記憶體包括：儲存單元陣列，包含多個區塊；以及區塊選擇部200，基於列位址資訊來選擇儲存單元陣列的區塊。區塊選擇部200包含：區塊選擇電晶體230，連接於區塊的各字元線；電位準位移器210，對連接於區塊選擇電晶體230的各閘極的節點N2供給電壓；升壓電路220，對節點N2的電位進行升壓；以及電壓供給部，對區塊選擇電晶體的其中一個端子供給動作電壓。節點N2在通過來自電壓供給部的動作電壓來進行第1增壓後，通過升壓電路220來進行第2增壓。
简体摘要：本发明提供一种非挥发性半导体存储设备及其字符线的驱动方法。本发明的闪存包括：存储单元数组，包含多个区块；以及区块选择部200，基于列位址信息来选择存储单元数组的区块。区块选择部200包含：区块选择晶体管230，连接于区块的各字符线；电位准位移器210，对连接于区块选择晶体管230的各闸极的节点N2供给电压；升压电路220，对节点N2的电位进行升压；以及电压供给部，对区块选择晶体管的其中一个端子供给动作电压。节点N2在通过来自电压供给部的动作电压来进行第1增压后，通过升压电路220来进行第2增压。

2. 发明专利

TW201532067A 感測放大器、使用該感測放大器之半導體記憶體裝置以及該感測放大器之讀取方法审中-公开
简体标题：传感放大器、使用该传感放大器之半导体内存设备以及该传感放大器之读取方法
公开(公告)号：TW201532067A
公开(公告)日：2015-08-16
申请号：TW103138775
申请日：2014-11-07
申请人：三星電子股份有限公司 , SAMSUNG ELECTRONICS CO., LTD.
发明人：安東尼揚艾杜爾 , ANTONYAN, ARTUR
IPC分类号： G11C7/06 , G11C7/12
CPC分类号： G11C11/4091 , G11C11/4087 , G11C11/4099 , G11C2207/002
摘要：本發明係提供一種感測放大器包含一第一負載，係以來自連接至一選定記憶胞元之一讀取位元線的一選取胞元電流供應該第一負載；一第二負載，係以來自連接至一參考胞元之一參考讀取位元線的一參考電流供應該第二負載，該第二負載之一電阻值係不同於該第一負載之一電阻值；以及一感測單元，其配置成依據該等第一及第二負載之一電阻比來修正該參考電流之一準位，以及比較該選取胞元電流與該修正之參考電流。
简体摘要：本发明系提供一种传感放大器包含一第一负载，系以来自连接至一选定记忆胞元之一读取比特线的一选取胞元电流供应该第一负载；一第二负载，系以来自连接至一参考胞元之一参考读取比特线的一参考电流供应该第二负载，该第二负载之一电阻值系不同于该第一负载之一电阻值；以及一传感单元，其配置成依据该等第一及第二负载之一电阻比来修正该参考电流之一准位，以及比较该选取胞元电流与该修正之参考电流。

3. 发明专利

TWI269308B 半導體記憶體 SEMICONDUCTOR MEMORY 有权
简体标题：半导体内存 SEMICONDUCTOR MEMORY
公开(公告)号：TWI269308B
公开(公告)日：2006-12-21
申请号：TW094121599
申请日：2005-06-28
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：伊藤成真 ITO, SHIGEMASA
IPC分类号： G11C
CPC分类号： G11C11/4074 , G11C7/14 , G11C11/4099
摘要：當判斷連接至真實記憶體細胞的真實位元線是易於連接至相鄰之電路元件來電氣地短路時，虛擬位元線是連接至把電壓供應到該等電路元件的電壓線。例如，該等虛擬位元線是經由一條連接導線來直接連接至一條負電壓線。或者，該等虛擬位元線是選擇地連接至內部電壓線中之任一者。即使當該等虛擬位元線是連接至該等相鄰之電路元件來電氣地短路時，洩漏能夠被防止發生在該等虛擬位元線與該等電路元件之間。由於洩漏能夠被防止，內部電壓產生器能夠被防止無用地運作而且待機電流能夠被防止增加。結果，半導體記憶體的產量能夠被提升。
简体摘要：当判断连接至真实内存细胞的真实比特线是易于连接至相邻之电路组件来电气地短路时，虚拟比特线是连接至把电压供应到该等电路组件的电压线。例如，该等虚拟比特线是经由一条连接导线来直接连接至一条负电压线。或者，该等虚拟比特线是选择地连接至内部电压线中之任一者。即使当该等虚拟比特线是连接至该等相邻之电路组件来电气地短路时，泄漏能够被防止发生在该等虚拟比特线与该等电路组件之间。由于泄漏能够被防止，内部电压产生器能够被防止无用地运作而且待机电流能够被防止增加。结果，半导体内存的产量能够被提升。

4. 发明专利

TW200632934A 半導體記憶體 SEMICONDUCTOR MEMORY 审中-公开
简体标题：半导体内存 SEMICONDUCTOR MEMORY
公开(公告)号：TW200632934A
公开(公告)日：2006-09-16
申请号：TW094121599
申请日：2005-06-28
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：伊藤成真 ITO, SHIGEMASA
IPC分类号： G11C
CPC分类号： G11C11/4074 , G11C7/14 , G11C11/4099
摘要：當判斷連接至真實記憶體細胞的真實位元線是易於連接至相鄰之電路元件來電氣地短路時，虛擬位元線是連接至把電壓供應到該等電路元件的電壓線。例如，該等虛擬位元線是經由一條連接導線來直接連接至一條負電壓線。或者，該等虛擬位元線是選擇地連接至內部電壓線中之任一者。即使當該等虛擬位元線是連接至該等相鄰之電路元件來電氣地短路時，洩漏能夠被防止發生在該等虛擬位元線與該等電路元件之間。由於洩漏能夠被防止，內部電壓產生器能夠被防止無用地運作而且待機電流能夠被防止增加。結果，半導體記憶體的產量能夠被提升。
简体摘要：当判断连接至真实内存细胞的真实比特线是易于连接至相邻之电路组件来电气地短路时，虚拟比特线是连接至把电压供应到该等电路组件的电压线。例如，该等虚拟比特线是经由一条连接导线来直接连接至一条负电压线。或者，该等虚拟比特线是选择地连接至内部电压线中之任一者。即使当该等虚拟比特线是连接至该等相邻之电路组件来电气地短路时，泄漏能够被防止发生在该等虚拟比特线与该等电路组件之间。由于泄漏能够被防止，内部电压产生器能够被防止无用地运作而且待机电流能够被防止增加。结果，半导体内存的产量能够被提升。

5. 发明专利

TWI231598B 具有有效率地佈局之內部連接線的半導體記憶裝置 SEMICONDUCTOR MEMORY DEVICE WITH EFFICIENTLY LAID-OUT INTERNAL INTERCONNECTION LINES 失效
简体标题：具有有效率地布局之内部连接线的半导体记忆设备 SEMICONDUCTOR MEMORY DEVICE WITH EFFICIENTLY LAID-OUT INTERNAL INTERCONNECTION LINES
公开(公告)号：TWI231598B
公开(公告)日：2005-04-21
申请号：TW092116504
申请日：2003-06-18
申请人：瑞薩科技股份有限公司 RENESAS TECHNOLOGY CORPORATION
发明人：矢野健司 KENJI YANO , 天野照彥 TERUHIKO AMANO
IPC分类号： H01L , G11C
CPC分类号： H01L27/10882 , G11C5/063 , G11C7/14 , G11C7/18 , G11C8/14 , G11C11/4097 , G11C11/4099 , H01L21/76838 , H01L27/0207 , H01L27/10811 , H01L27/10885 , H01L27/10891
摘要：在虛擬字元線配置區域(DWLR)上配置第2金屬配線(DMTS)，將構成配置在標準字元線配置區域(NWLRA)中的字元線(WL)的低電阻金屬配線(MTS)與下層的閘極電極配線(TG)的連接加以偏移。在位元線交差區域(TWSA)中配置記憶體單元閘極電極配線，使記憶體單元的存取電晶體的閘極相互連接，使用其上層的金屬配線(MTFB，MTSB)來形成位元線的交差構造，以改善記憶體單元區域的面積使用效率。
简体摘要：在虚拟字符线配置区域(DWLR)上配置第2金属配线(DMTS)，将构成配置在标准字符线配置区域(NWLRA)中的字符线(WL)的低电阻金属配线(MTS)与下层的闸极电极配线(TG)的连接加以偏移。在比特线交差区域(TWSA)中配置内存单元闸极电极配线，使内存单元的存取晶体管的闸极相互连接，使用其上层的金属配线(MTFB，MTSB)来形成比特线的交差构造，以改善内存单元区域的面积使用效率。

6. 发明专利

TW200428391A 無分離參考電壓產生器之用以輸出位元記憶胞資料的半導體記憶元件以及輸出位元記憶胞資料的方法 SEMICONDUCTOR MEMORY DEVICES FOR OUTPUTTING BIT CELL DATA WITHOUT SEPARATE REFERENCE VOLTAGE GENERATOR AND RELATED METHODS OF OUTPUTTING BIT CELL DATA 审中-公开
简体标题：无分离参考电压产生器之用以输出比特记忆胞数据的半导体记忆组件以及输出比特记忆胞数据的方法 SEMICONDUCTOR MEMORY DEVICES FOR OUTPUTTING BIT CELL DATA WITHOUT SEPARATE REFERENCE VOLTAGE GENERATOR AND RELATED METHODS OF OUTPUTTING BIT CELL DATA
公开(公告)号：TW200428391A
公开(公告)日：2004-12-16
申请号：TW093116295
申请日：2004-06-07
申请人：三星電子股份有限公司 SAMSUNG ELECTRONICS CO., LTD.
发明人：鄭鐘勳 JUNG, JONG-HOON
IPC分类号： G11C
CPC分类号： G11C7/062 , G11C7/14 , G11C11/4091 , G11C11/4099
摘要：本發明提供的半導體記憶元件包括一記憶胞陣列、一參考記憶胞陣列、以及與對應記憶胞相關的複數個感測放大器。參考記憶胞具有一第一電容器，且該第一電容器係電性耦合至一第一供應電壓、一個與該些記憶胞的其中之一相關的第一互補位元線、以及一個與不同記憶胞相關的第二互補位元線。感測放大器係用來感測及放大位於第一位元線上的一訊號，與位於第一互補位元線上的一訊號之間的一電壓差。該些半導體記憶元件可不需使用分離式的參考電壓產生器，而輸出位元記憶胞資料。
简体摘要：本发明提供的半导体记忆组件包括一记忆胞数组、一参考记忆胞数组、以及与对应记忆胞相关的复数个传感放大器。参考记忆胞具有一第一电容器，且该第一电容器系电性耦合至一第一供应电压、一个与该些记忆胞的其中之一相关的第一互补比特线、以及一个与不同记忆胞相关的第二互补比特线。传感放大器系用来传感及放大位于第一比特在线的一信号，与位于第一互补比特在线的一信号之间的一电压差。该些半导体记忆组件可不需使用分离式的参考电压产生器，而输出比特记忆胞数据。

7. 发明专利

TW371755B 用於電路定時及電壓準位追萐之模擬DRAM記憶體位元線/位元線失效
简体标题：用于电路定时及电压准位追萐之仿真DRAM内存比特线/比特线
公开(公告)号：TW371755B
公开(公告)日：1999-10-11
申请号：TW086118093
申请日：1997-12-02
申请人：台灣茂矽電子股份有限公司
发明人：李立均 , 勞倫斯.劉 , 麥克A.馬雷
IPC分类号： G11C
CPC分类号： G11C11/4099 , G11C7/065 , G11C11/4091
摘要：在動態隨機存取記憶體內之感測放大器之高壓軌上的電壓，係受控於該感測放大器的導通期間，俾藉將晶片外部之電壓源連接至高壓軌，直到軌上電壓等於晶片內部電壓，而維持大約為積體電路晶片內部之電壓源的電壓，此時外部電壓源被斷開的。
简体摘要：在动态随机存取内存内之传感放大器之高压轨上的电压，系受控于该传感放大器的导通期间，俾藉将芯片外部之电压源连接至高压轨，直到轨上电压等于芯片内部电压，而维持大约为集成电路芯片内部之电压源的电压，此时外部电压源被断开的。

8. 发明专利

TWI573072B 資料接收晶片有权
简体标题：数据接收芯片
公开(公告)号：TWI573072B
公开(公告)日：2017-03-01
申请号：TW104142218
申请日：2015-12-16
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：孫宏全 , SUN, HONGQUAN
IPC分类号： G06F3/06 , G06F12/02
CPC分类号： G11C11/4099 , G11C7/1084 , G11C11/4093 , H03K5/082

9. 发明专利

TW201432697A 具有分段頁結構的動態隨機存取記憶體审中-公开
简体标题：具有分段页结构的动态随机存取内存
公开(公告)号：TW201432697A
公开(公告)日：2014-08-16
申请号：TW102141086
申请日：2013-11-12
申请人：輝達公司 , NVIDIA CORPORATION
发明人：達力威廉詹姆士 , DALLY, WILLIAM JAMES
IPC分类号： G11C16/06
CPC分类号： G11C11/4091 , G11C11/4063 , G11C11/4085 , G11C11/4087 , G11C11/4099
摘要：本發明有關一種具有複數個列與複數個行的動態隨機存取記憶體(DRAM)陣列。該陣列更包括複數個晶胞，其每一者係與該等行之一者與該等列之一者相關聯。每個晶胞包括一電容器，其選擇性耦合其有關聯行之一位元線，以在選定該晶胞時可與該位元線共用電荷。每列有一分段字元線電路，其可控制以促成僅選擇該列中的該等晶胞之一部分。
简体摘要：本发明有关一种具有复数个列与复数个行的动态随机存取内存(DRAM)数组。该数组更包括复数个晶胞，其每一者系与该等行之一者与该等列之一者相关联。每个晶胞包括一电容器，其选择性耦合其有关联行之一比特线，以在选定该晶胞时可与该比特线共享电荷。每列有一分段字符线电路，其可控制以促成仅选择该列中的该等晶胞之一部分。

10. 发明专利

TWI313864B 多位準動態記憶裝置 MULTI-LEVEL DYNAMIC MEMORY DEVICE 有权
简体标题：多位准动态记忆设备 MULTI-LEVEL DYNAMIC MEMORY DEVICE
公开(公告)号：TWI313864B
公开(公告)日：2009-08-21
申请号：TW095146989
申请日：2006-12-15
申请人：三星電子股份有限公司 SAMSUNG ELECTRONICS CO., LTD.
发明人：宋基煥 SONG, KI-WHAN
IPC分类号： G11C
CPC分类号： G11C11/565 , G11C7/06 , G11C7/14 , G11C7/18 , G11C11/4091 , G11C11/4097 , G11C11/4099 , G11C2207/002
摘要：本發明揭示一種多位準動態記憶裝置,其包含:一位元線對,其被分割成一主位元線對及一子位元線對;第一及第二感測放大器,其分別連接於該主位元線對之間及該子位元線對之間;第一及第二耦合電容器,其分別交叉耦合於該主位元線對與該子位元線對之間;及第一及第二校正電容器,其分別連接至該等第一及第二耦合電容器,且其電容係藉由一控制電壓信號來調節。
简体摘要：本发明揭示一种多位准动态记忆设备,其包含:一比特线对,其被分割成一主比特线对及一子比特线对;第一及第二传感放大器,其分别连接于该主比特线对之间及该子比特线对之间;第一及第二耦合电容器,其分别交叉耦合于该主比特线对与该子比特线对之间;及第一及第二校正电容器,其分别连接至该等第一及第二耦合电容器,且其电容系借由一控制电压信号来调节。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式