专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI452697B 電晶體及記憶胞元陣列有权
简体标题：晶体管及记忆胞元数组
公开(公告)号：TWI452697B
公开(公告)日：2014-09-11
申请号：TW096130793
申请日：2007-08-20
申请人：奇夢達股份有限公司 , QIMONDA AG
发明人：提爾施勒塞爾 , TILL SCHLOESSER
IPC分类号： H01L29/78 , H01L27/108 , H01L21/336 , H01L21/8242
CPC分类号： H01L27/10891 , H01L27/10823 , H01L27/10876 , H01L27/11507

2. 发明专利

TWI384664B 一種具有二極體驅動器之記憶陣列及其製造方法有权
简体标题：一种具有二极管驱动器之记忆数组及其制造方法
公开(公告)号：TWI384664B
公开(公告)日：2013-02-01
申请号：TW098110522
申请日：2009-03-30
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD. , 奇夢達股份有限公司 , QIMONDA AG , 國際商務機器公司 , INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：龍翔瀾 , LUNG, HSIANG LAN , 楊明 , YANG, MIN , 漢普湯瑪斯D , HAPP, THOMAS D. , 畢平拉詹德南 , BIPIN, RAJENDRAN
IPC分类号： H01L45/00 , H01L33/00
CPC分类号： H01L27/24

3. 发明专利

TW201010152A 一種具有二極體驅動器之記憶陣列及其製造方法 MEMORY ARRAY WITH DIODE DRIVER AND METHOD FOR FABRICATING THE SAME 审中-公开
简体标题：一种具有二极管驱动器之记忆数组及其制造方法 MEMORY ARRAY WITH DIODE DRIVER AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW201010152A
公开(公告)日：2010-03-01
申请号：TW098110522
申请日：2009-03-30
申请人：旺宏電子股份有限公司 , 奇夢達股份有限公司 , 國際商務機器公司
发明人：龍翔瀾 , 楊明 , 漢普湯瑪斯D , 畢平拉詹德南
IPC分类号： H01L
CPC分类号： H01L27/24
摘要：本發明揭露一種製造記憶陣列之方法，該方法係由一結構開始，一般包含介電填充材料，並具有導線形成在其較低的部位上，以及一犧牲層形成於其上表面之上。在該填充材料中形成二極體，每一二極體具有與該導線相同導電類型之一輕摻雜第一材料層；一相反導電類型之一重摻雜第二材料層；以及一導電覆蓋層。在該二極體上形成自動對準介層孔。在該自動對準介層孔內之自動對準及自我置中間隔物定義孔洞且露出該導電覆蓋層。沈積記憶材料至該孔洞，使該記憶材料與該導電覆蓋層相接觸。在該記憶材料之上部位形成一頂電極。
简体摘要：本发明揭露一种制造记忆数组之方法，该方法系由一结构开始，一般包含介电填充材料，并具有导线形成在其较低的部位上，以及一牺牲层形成于其上表面之上。在该填充材料中形成二极管，每一二极管具有与该导线相同导电类型之一轻掺杂第一材料层；一相反导电类型之一重掺杂第二材料层；以及一导电复盖层。在该二极管上形成自动对准介层孔。在该自动对准介层孔内之自动对准及自我置中间隔物定义孔洞且露出该导电复盖层。沉积记忆材料至该孔洞，使该记忆材料与该导电复盖层相接触。在该记忆材料之上部位形成一顶电极。

4. 发明专利

TW200849477A 一種用來製造具有柱狀底電極相變化記憶裝置之方法 METHOD FOR MANUFACTURING A PHASE CHANGE MEMORY DEVICE WITH PILLAR BOTTOM ELECTRODE 审中-公开
简体标题：一种用来制造具有柱状底电极相变化记忆设备之方法 METHOD FOR MANUFACTURING A PHASE CHANGE MEMORY DEVICE WITH PILLAR BOTTOM ELECTRODE
公开(公告)号：TW200849477A
公开(公告)日：2008-12-16
申请号：TW097104024
申请日：2008-02-01
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD. , 國際商業機器股份有限公司 INTERNATIONAL BUSINESS MACHINES CORPORATION , 奇夢達股份有限公司 QIMONDA NORTH AMERICA CORPORATION
发明人：龍翔瀾 LUNG, HSIANG LAN , 陳介方 CHEN, CHIEH FANG , 陳逸舟 CHEN, YI CHOU , 陳士弘 CHEN, SHIH HUNG , 藍中弘 LAM, CHUNG HON , 喬瑟夫艾瑞克安德魯 JOSEPH, ERIC ANDREW , 史克魯特亞歷桑德羅加布里爾 SCHROTT, ALEJANDRO GABRIEL , 馬修J 布雷杜斯克 BREITWISCH, MATTHEW J. , 柏爾傑弗里威廉 BURR, GEOFFREY WILLIAM , 漢普D 湯瑪斯 HAPP, THOMAS D. , 菲利普蹇鮑里斯 PHILIPP, JAN BORIS
IPC分类号： H01L
CPC分类号： H01L45/144 , G11C13/0004 , H01L27/2436 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/14 , H01L45/146 , H01L45/147 , H01L45/148 , H01L45/1625 , H01L45/1641 , H01L45/1675
摘要：一種用來製造蕈狀相變化記憶體的方法,在一基板上製造一底電極材料柱,而該基板包含一導電接點陣列與存取電路電性連接。沈積一電極材料層並與該導電接點陣列可靠的電性連結。蝕刻電極材料以在對應的導電接點上形成一電極材料柱圖案。接著,在該圖案上沈積一介電材料以及平坦化,以提供一電極表面並裸露出該電極柱之頂表面。接著沈積一可程式化電阻材料,例如:硫屬化物或其他相變化材料,之後再沈積一頂電極材料層。本發明係描述一種底表面大於頂表面的電極柱之裝置。
简体摘要：一种用来制造蕈状相变化内存的方法,在一基板上制造一底电极材料柱,而该基板包含一导电接点数组与存取电路电性连接。沉积一电极材料层并与该导电接点数组可靠的电性链接。蚀刻电极材料以在对应的导电接点上形成一电极材料柱图案。接着,在该图案上沉积一介电材料以及平坦化,以提供一电极表面并裸露出该电极柱之顶表面。接着沉积一可进程化电阻材料,例如:硫属化物或其他相变化材料,之后再沉积一顶电极材料层。本发明系描述一种底表面大于顶表面的电极柱之设备。

5. 发明专利

TW200839954A 導線陣列記憶裝置及製法 MEMORY DEVICE FOR AN ARRAY OF CONDUCTIVE LINES AND METHODS OF MAKING THE SAME 审中-公开
简体标题：导线数组记忆设备及制法 MEMORY DEVICE FOR AN ARRAY OF CONDUCTIVE LINES AND METHODS OF MAKING THE SAME
公开(公告)号：TW200839954A
公开(公告)日：2008-10-01
申请号：TW096109614
申请日：2007-03-20
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：迪克卡斯佩里 DIRK CASPARY , 史特法諾巴拉夏恩朶拉 STEFANO PARASCANDOLA
IPC分类号： H01L
摘要：一種導電線的陣列形成在半導體襯底上或至少部分地形成在半導體襯底內。該陣列包括沿第一方向延伸的多個導電線、由導電材料製成的多個著落墊,且各個著落墊連接到導電線的相應的一些,其中所述導電線包括導電線的第一和第二子集。第一子集的導電線與第二子集的導電線交替,其中連接到第一子集的導電線的著落墊設置在這些導電線的第一側上,並且連接到第二子集的導電線的著落墊設置在這些導電線的第二側上,該第一側與該第二側相對。
简体摘要：一种导电线的数组形成在半导体衬底上或至少部分地形成在半导体衬底内。该数组包括沿第一方向延伸的多个导电线、由导电材料制成的多个着落垫,且各个着落垫连接到导电线的相应的一些,其中所述导电线包括导电线的第一和第二子集。第一子集的导电线与第二子集的导电线交替,其中连接到第一子集的导电线的着落垫设置在这些导电线的第一侧上,并且连接到第二子集的导电线的着落垫设置在这些导电线的第二侧上,该第一侧与该第二侧相对。

6. 发明专利

TW200820380A 積體半導體結構製造方法 MANUFACTURING METHOD FOR AN INTEGRATED SEMICONDUCTOR STRUCTURE 审中-公开
简体标题：积体半导体结构制造方法 MANUFACTURING METHOD FOR AN INTEGRATED SEMICONDUCTOR STRUCTURE
公开(公告)号：TW200820380A
公开(公告)日：2008-05-01
申请号：TW096139407
申请日：2007-10-19
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：提爾施勒塞爾 TILL SCHLOESSER
IPC分类号： H01L
CPC分类号： H01L27/10894 , H01L27/10882 , H01L27/10891
摘要：本發明提供了一種用於集成半導體結構和相應半導體結構的製造方法。該方法包括以下步驟:在週邊裝置區域中形成週邊電路,該週邊電路包括週邊電晶體,該週邊電晶體至少部分地形成在該半導體基板上並具有在第一高溫處理步驟中形成的第一閘極電介質;在記憶胞元區域中形成多個記憶胞元,每一記憶胞元包括存取電晶體,該存取電晶體至少部分地形成在半導體基板上並具有第二閘極電介質,該第二閘極電介質在第二高溫處理步驟中形成並具有金屬閘極導體;其中,該第一和第二高溫處理步驟在形成該金屬閘極導體的步驟之前進行。
简体摘要：本发明提供了一种用于集成半导体结构和相应半导体结构的制造方法。该方法包括以下步骤:在周边设备区域中形成周边电路,该周边电路包括周边晶体管,该周边晶体管至少部分地形成在该半导体基板上并具有在第一高温处理步骤中形成的第一闸极电介质;在记忆胞元区域中形成多个记忆胞元,每一记忆胞元包括存取晶体管,该存取晶体管至少部分地形成在半导体基板上并具有第二闸极电介质,该第二闸极电介质在第二高温处理步骤中形成并具有金属闸极导体;其中,该第一和第二高温处理步骤在形成该金属闸极导体的步骤之前进行。

7. 发明专利

TW200814297A 積體記憶胞元陣列 INTEGRATED MEMORY CELL ARRAY 审中-公开
简体标题：积体记忆胞元数组 INTEGRATED MEMORY CELL ARRAY
公开(公告)号：TW200814297A
公开(公告)日：2008-03-16
申请号：TW096131585
申请日：2007-08-24
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：羅爾夫魏斯 ROLF WEIS
IPC分类号： H01L
CPC分类号： H01L29/66621 , H01L27/10876 , H01L27/10882 , H01L2924/0002 , H01L2924/00
摘要：本發明涉及一種積體儲存單元陣列,其包括:半導體基板;多個單元電晶體元件,其中,這些單元電晶體元件包括:形成在所述半導體基板上的柱;圍繞所述柱的閘溝槽;在所述柱上部區域形成的第一源極/汲極區;形成在所述閘極溝槽的底部並圍繞所述柱的下部區域的閘極介電層;在所述閘極溝槽的所述閘極介電層上形成的閘極,其圍繞所述柱的下部區域;以及形成在半導體基板的上部區域並與所述閘極溝槽鄰接的所述第二源極/汲極區;多條位元線,被連接至所述單元電晶體元件的第一源極/汲極區的各自第一組;多條字線,連接第二組所述單元電晶體元件的各自的閘極;以及多個單元電容器元件,被連接至所述單元電晶體元件的第二源極/汲極區。
简体摘要：本发明涉及一种积体存储单元数组,其包括:半导体基板;多个单元晶体管组件,其中,这些单元晶体管组件包括:形成在所述半导体基板上的柱;围绕所述柱的闸沟槽;在所述柱上部区域形成的第一源极/汲极区;形成在所述闸极沟槽的底部并围绕所述柱的下部区域的闸极介电层;在所述闸极沟槽的所述闸极介电层上形成的闸极,其围绕所述柱的下部区域;以及形成在半导体基板的上部区域并与所述闸极沟槽邻接的所述第二源极/汲极区;多条比特线,被连接至所述单元晶体管组件的第一源极/汲极区的各自第一组;多条字线,连接第二组所述单元晶体管组件的各自的闸极;以及多个单元电容器组件,被连接至所述单元晶体管组件的第二源极/汲极区。

8. 发明专利

TW200721486A 場效應電晶體及其製造方法 FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME 审中-公开
简体标题：场效应晶体管及其制造方法 FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE SAME
公开(公告)号：TW200721486A
公开(公告)日：2007-06-01
申请号：TW095140106
申请日：2006-10-30
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：迪爾克‧曼格爾 DIRK MANGER , 提爾‧施勒塞爾 TILL SCHLOESSER
IPC分类号： H01L
CPC分类号： H01L29/4983 , H01L21/2815 , H01L27/10873 , H01L29/6656 , H01L29/66659 , H01L29/7835
摘要：一種場效電晶體,其係設置於半導體裝置中,其包含第一及第二經摻雜源極/汲極區域,兩個區域皆設置於閘極電極兩側的該半導體基材內及於該閘極電極下方的兩個經摻雜源極/汲極區域之間的該基材內所形成的通道區域。一種閘極氧化物層於該半導體基材上形成,該閘極電極接觸該閘極氧化物層的表面及其進一步包含至少一第一及一第二傳導層,其中該第一及第二傳導層係由具有彼此具不同功函數的材料所製造。該第一傳導層接觸在該表面第一部分內的該閘極氧化物,及該第二傳導層接觸在該表面第二部分內的該閘極氧化物層。該第一傳導層係進一步傳導地連接至該第二傳導層。
简体摘要：一种场效应管,其系设置于半导体设备中,其包含第一及第二经掺杂源极/汲极区域,两个区域皆设置于闸极电极两侧的该半导体基材内及于该闸极电极下方的两个经掺杂源极/汲极区域之间的该基材内所形成的信道区域。一种闸极氧化物层于该半导体基材上形成,该闸极电极接触该闸极氧化物层的表面及其进一步包含至少一第一及一第二传导层,其中该第一及第二传导层系由具有彼此具不同功函数的材料所制造。该第一传导层接触在该表面第一部分内的该闸极氧化物,及该第二传导层接触在该表面第二部分内的该闸极氧化物层。该第一传导层系进一步传导地连接至该第二传导层。

9. 发明专利

TW200701405A 具碳堆疊電容器之DRAM DRAM HAVING CARBON STACK CAPACITOR 审中-公开
简体标题：具碳堆栈电容器之DRAM DRAM HAVING CARBON STACK CAPACITOR
公开(公告)号：TW200701405A
公开(公告)日：2007-01-01
申请号：TW095119930
申请日：2006-06-05
申请人：奇夢達股份有限公司 QIMONDA AG
发明人：安德魯.格拉罕 ANDREW GRAHAM , 喬治.迪斯貝格 GEORG DUESBERG , 維納爾.史泰因赫格爾 WERNER STEINHOEGL
IPC分类号： H01L
CPC分类号： H01L28/60 , H01L27/10852
摘要：公開了一種DRAM堆疊電容器及其其製造方法。該DRAM堆疊電容器形成有包括導電碳層的第一電容器電極、電容器介電層和第二電容器電極。
简体摘要：公开了一种DRAM堆栈电容器及其其制造方法。该DRAM堆栈电容器形成有包括导电碳层的第一电容器电极、电容器介电层和第二电容器电极。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式