专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明专利

TW201409476A 根據環境溫度資訊來執行平均抹寫程序之方法及其快閃記憶體裝置审中-公开
简体标题：根据环境温度信息来运行平均抹写进程之方法及其闪存设备
公开(公告)号：TW201409476A
公开(公告)日：2014-03-01
申请号：TW102129415
申请日：2013-08-16
申请人：創見資訊股份有限公司 , TRANSCEND INFORMATION, INC.
发明人：李增河 , LI, TSENG HO
IPC分类号： G11C16/14 , G11C7/04
CPC分类号： G11C16/349 , G06F12/0246 , G06F2212/1032 , G06F2212/7211 , G11C2029/5002
摘要：本發明揭露了一種快閃記憶體裝置執行平均抹寫的方法，其包含步驟有判斷當前溫度是否是在快閃記憶體裝置之正常操作溫度範圍之中，若當前溫度是在快閃記憶體裝置之正常操作溫度範圍之中時，將資料區塊相關聯之資料重新寫入至快閃記憶體陣列的其他位置中，其中該資料係於快閃記憶體裝置之正常操作溫度範圍外的溫度下所寫入的資料。
简体摘要：本发明揭露了一种闪存设备运行平均抹写的方法，其包含步骤有判断当前温度是否是在闪存设备之正常操作温度范围之中，若当前温度是在闪存设备之正常操作温度范围之中时，将数据区块相关联之数据重新写入至闪存数组的其他位置中，其中该数据系于闪存设备之正常操作温度范围外的温度下所写入的数据。

42. 发明专利

TWI396074B 封閉迴路軟錯誤率靈敏度控制有权
简体标题：封闭回路软错误率灵敏度控制
公开(公告)号：TWI396074B
公开(公告)日：2013-05-11
申请号：TW099104413
申请日：2010-02-11
申请人： LSI公司 , LSI CORPORATION
发明人：透納馬克F , TURNER, MARK F. , 布朗傑佛瑞S , BROWN, JEFFREY S.
IPC分类号： G06F11/07
CPC分类号： G11C11/4125 , G11C5/147 , G11C11/41 , G11C29/52 , G11C2029/0409 , G11C2029/5002

43. 发明专利

TW201312563A 調整操作電壓的記憶體與方法审中-公开
简体标题：调整操作电压的内存与方法
公开(公告)号：TW201312563A
公开(公告)日：2013-03-16
申请号：TW101106212
申请日：2012-02-24
申请人：力旺電子股份有限公司 , EMEMORY TECHNOLOGY INC.
发明人：吳孟益 , WU, MENG YI , 孫文堂 , SUN, WEIN TOWN , 林元泰 , LIN, YEN TAI , 劉承傑 , LIU, CHENG JYE , 沈俊吉 , SHEN, CHIUN CHI
IPC分类号： G11C11/4063 , G11C7/10
CPC分类号： G11C29/021 , G11C11/40 , G11C29/028 , G11C29/50016 , G11C2029/5002
摘要：在調整記憶體包含之記憶體單元的操作電壓時，根據記憶體單元之待測電容的電容值測量結果來進行調整，可得到準確的操作電壓。電容值測量結果代表待測電容之電容值與參考電容之電容值之間的大小關係，且電容值測量結果是藉由將代表待測電容之電容值的電壓與代表參考電容之電容值的電壓之間的電壓差放大所產生。
简体摘要：在调整内存包含之内存单元的操作电压时，根据内存单元之待测电容的电容值测量结果来进行调整，可得到准确的操作电压。电容值测量结果代表待测电容之电容值与参考电容之电容值之间的大小关系，且电容值测量结果是借由将代表待测电容之电容值的电压与代表参考电容之电容值的电压之间的电压差放大所产生。

44. 发明专利

TW200939221A 半導體記憶裝置 SEMICONDUCTOR MEMORY DEVICE 审中-公开
简体标题：半导体记忆设备 SEMICONDUCTOR MEMORY DEVICE
公开(公告)号：TW200939221A
公开(公告)日：2009-09-16
申请号：TW097144961
申请日：2008-11-20
申请人：東芝股份有限公司 KABUSHIKI KAISHA TOSHIBA
发明人：細谷啓司 HOSOTANI, KEIJI , 淺尾吉昭 ASAO, YOSHIAKI , 岩田佳久 IWATA, YOSHIHISA
IPC分类号： G11C
CPC分类号： G11C7/20 , G11C11/16 , G11C13/0004 , G11C13/0007 , G11C29/028 , G11C29/50 , G11C2013/0083 , G11C2029/1206 , G11C2029/5002 , G11C2213/31 , G11C2213/32 , G11C2213/79
摘要：本發明揭示一種半導體記憶裝置(10),其包括具有依據“0"資料/“1"資料設定成低電阻狀態/高電阻狀態的複數個記憶單元之一記憶單元陣列(11)。當開啓一電源時切換該等“0"資料/“1"資料與該低電阻狀態/高電阻狀態之一分配。
简体摘要：本发明揭示一种半导体记忆设备(10),其包括具有依据“0"数据/“1"数据设置成低电阻状态/高电阻状态的复数个记忆单元之一记忆单元数组(11)。当开启一电源时切换该等“0"数据/“1"数据与该低电阻状态/高电阻状态之一分配。

45. 发明专利

TW200822137A 半導體裝置識別符產生方法及半導體裝置 SEMICONDUCTOR DEVICE IDENTIFIER GENERATION METHOD AND SEMICONDUCTOR DEVICE 审中-公开
简体标题：半导体设备识别符产生方法及半导体设备 SEMICONDUCTOR DEVICE IDENTIFIER GENERATION METHOD AND SEMICONDUCTOR DEVICE
公开(公告)号：TW200822137A
公开(公告)日：2008-05-16
申请号：TW096112500
申请日：2007-04-10
申请人：皇家飛利浦電子股份有限公司 KONINKLIJKE PHILIPS ELECTRONICS N.V.
发明人：塞爾德羅勒夫H.W. SALTERS, ROELOF HERMAN WILLEM , 凡銘路特S. VAN VEEN, RUTGER SYLVESTER , 海格斯曼努爾P.C. HEILIGERS, MANUEL PEDRO CHRISTIAAN , 考斯曼阿巴漢C. KRUSEMAN, ABRAHAM CORNELIS , 吐葉斯聘T. TUYLS, PIM THEO , 史邱瑞珍格瑞特J. SCHRIJEN, GEERT JAN , 史寇瑞克伯瑞斯 SKORIC, BORIS
IPC分类号： G11C
CPC分类号： G11C7/24 , G06F21/30 , G06F21/73 , G11C7/20 , G11C16/20 , G11C16/22 , G11C2029/0407 , G11C2029/4402 , G11C2029/5002 , H04L9/0866
摘要：本案揭示一種從一半導體裝置來產生一識別符之方法,該半導體裝置包含具有多個記憶體晶胞之一依電性記憶體。該方法包含使該等記憶體晶胞來假設該等記憶體晶胞之該微結構的變動中固有之多個偽隨機位元値;從該等多個記憶體晶胞之至少一個子集合中擷取該等位元値;以及從該等擷取之位元値來產生該識別符。該方法係根據實現一依電性記憶體之該等晶胞的一實質總量可假設為製造過程參數中之基本變動所操縱的一位元値;例如,此發生於電力開啓時針對一SRAM或不刷新一DRAM情況下之一時間週期後。此可用於若干的識別目的,諸如識別包含該依電性記憶體之一半導體裝置、或藉由將錯誤修正碼字對映至該等識別符位元位置以確保安全金鑰之產生。本發明更包括組配來接受本發明之該方法的一半導體裝置。
简体摘要：本案揭示一种从一半导体设备来产生一识别符之方法,该半导体设备包含具有多个内存晶胞之一依电性内存。该方法包含使该等内存晶胞来假设该等内存晶胞之该微结构的变动中固有之多个伪随机比特値;从该等多个内存晶胞之至少一个子集合中截取该等比特値;以及从该等截取之比特値来产生该识别符。该方法系根据实现一依电性内存之该等晶胞的一实质总量可假设为制造过程参数中之基本变动所操纵的一比特値;例如,此发生于电力开启时针对一SRAM或不刷新一DRAM情况下之一时间周期后。此可用于若干的识别目的,诸如识别包含该依电性内存之一半导体设备、或借由将错误修正码字映射至该等识别符比特位置以确保安全密钥之产生。本发明更包括组配来接受本发明之该方法的一半导体设备。

46. 发明专利

TW200516268A 信號完整性自測之結構 SIGNAL INTEGRITY SELF-TEST ARCHITECTURE 审中-公开
简体标题：信号完整性自测之结构 SIGNAL INTEGRITY SELF-TEST ARCHITECTURE
公开(公告)号：TW200516268A
公开(公告)日：2005-05-16
申请号：TW093114805
申请日：2004-05-25
申请人：皇家飛利浦電子股份有限公司 KONINKLIJKE PHILIPS ELECTRONICS N.V.
发明人：漢卓克司喬瑟夫瑪莉亞凡得克 VEENDRICK, HENDRICUS JOSEPH MARIA
IPC分类号： G01R
CPC分类号： G01R31/30 , G01R31/31722 , G01R31/318505 , G01R31/319 , G11C29/50 , G11C2029/3202 , G11C2029/5002
摘要：茲揭示一種適於測試積體電路裝置之方法，該裝置至少包含一個模組，其中該至少一模組含有至少一個適於監測裝置參數之相關模組監視器，諸如模組內之溫度、供應雜訊、串擾等參數。
简体摘要：兹揭示一种适于测试集成电路设备之方法，该设备至少包含一个模块，其中该至少一模块含有至少一个适于监测设备参数之相关模块监视器，诸如模块内之温度、供应噪声、串扰等参数。

47. 发明专利

TW200421347A 用以測試使用崩潰電壓之半導體記憶元之超薄氧化層的方法 METHOD OF TESTING THE THIN OXIDE OF A SEMICONDUCTOR MEMORY CELL THAT USES BREAKDOWN VOLTAGE 审中-公开
简体标题：用以测试使用崩溃电压之半导体记忆元之超薄氧化层的方法 METHOD OF TESTING THE THIN OXIDE OF A SEMICONDUCTOR MEMORY CELL THAT USES BREAKDOWN VOLTAGE
公开(公告)号：TW200421347A
公开(公告)日：2004-10-16
申请号：TW093107848
申请日：2004-03-23
申请人：奇洛帕司科技公司 KILOPASS TECHNOLOGIES, INC.
发明人：傑克‧傑思航‧彭 JACK ZEZHONG PENG , 哈瑞‧笙文‧倫 HARRY SHENGWEN LUAN , 王建國 JIANGUO WANG , 劉中山 ZHONGSHAN LIU , 方大衛 DAVID FONG , 葉飛 FEI YE
IPC分类号： G11C
CPC分类号： G11C29/50 , G11C16/04 , G11C2029/5002
摘要：本發明揭露一種測試記憶元之方法。記憶元擁有資料儲存單元建構在如閘極氧化層之超薄電介質周圍，用以藉由將超薄電介質加壓至崩潰(breakdown)而設定記憶元之漏泄電流量以儲存資料。本發明之主要用途，在於確認資料儲存單元下方之閘極氧化層品質足以運作，記憶體陣列之記憶元測試可經由施與電壓通過資料儲存單元之閘極氧化層並且量取其電流而實施，超過預定範圍之電流值可用以辨識出不良之記憶元。
简体摘要：本发明揭露一种测试记忆元之方法。记忆元拥有数据存储单元建构在如闸极氧化层之超薄电介质周围，用以借由将超薄电介质加压至崩溃(breakdown)而设置记忆元之漏泄电流量以存储数据。本发明之主要用途，在于确认数据存储单元下方之闸极氧化层品质足以运作，内存数组之记忆元测试可经由施与电压通过数据存储单元之闸极氧化层并且量取其电流而实施，超过预定范围之电流值可用以辨识出不良之记忆元。

48. 发明专利

TW562937B 快速判別字元線之缺陷型態的方法有权
简体标题：快速判别字符线之缺陷型态的方法
公开(公告)号：TW562937B
公开(公告)日：2003-11-21
申请号：TW091105949
申请日：2002-03-26
申请人：南亞科技股份有限公司
发明人：楊吳德
IPC分类号： G11C , G01R
CPC分类号： G11C29/025 , G11C29/02 , G11C2029/5002
摘要：一種快速判別字元線之缺陷型態的方法，適用於一記憶體中產生微洩漏之一缺陷的字元線，本方法包括首先，建構一電特性與缺陷型態之對應關係表；接著，啟動上述缺陷字元線；然後，施加一第一電壓於上述缺陷字元線上，並同時量測上述缺陷字元線上之對應電特性；最後，根據上述所量測之電特性與上述電特性與缺陷型態之關係表比對，以判斷上述陷缺字元線之缺陷型態。
简体摘要：一种快速判别字符线之缺陷型态的方法，适用于一内存中产生微泄漏之一缺陷的字符线，本方法包括首先，建构一电特性与缺陷型态之对应关系表；接着，启动上述缺陷字符线；然后，施加一第一电压于上述缺陷字符在线，并同时量测上述缺陷字符在线之对应电特性；最后，根据上述所量测之电特性与上述电特性与缺陷型态之关系表比对，以判断上述陷缺字符线之缺陷型态。

49. 发明专利

TW516151B 快閃記憶體隧穿氧化層之測試元件及方法有权
简体标题：闪存隧穿氧化层之测试组件及方法
公开(公告)号：TW516151B
公开(公告)日：2003-01-01
申请号：TW091100281
申请日：2002-01-11
申请人：旺宏電子股份有限公司
发明人：范左鴻 , 盧道政
IPC分类号： H01L
CPC分类号： H01L22/32 , G01R31/31702 , G11C16/04 , G11C29/50 , G11C2029/0403 , G11C2029/5002 , H01L27/115
摘要：一種快閃記憶體隧穿氧化層之測試元件及方法，此測試方法係首先提供一測試元件，其中此測試元件具有一擴散區、形成在擴散區上方之一浮置閘極以及形成於擴散區與浮置閘極之間之一隧穿氧化層。此外，在測試元件周圍之浮置閘極上係形成有數個浮置閘極接觸窗，且在測試元件周圍之擴散區上係形成有數個擴散區接觸窗。之後，於浮置閘極接觸窗施加一第一偏壓，並於擴散區接觸窗施加一第二偏壓，以測試隧穿氧化層之品質。
简体摘要：一种闪存隧穿氧化层之测试组件及方法，此测试方法系首先提供一测试组件，其中此测试组件具有一扩散区、形成在扩散区上方之一浮置闸极以及形成于扩散区与浮置闸极之间之一隧穿氧化层。此外，在测试组件周围之浮置闸极上系形成有数个浮置闸极接触窗，且在测试组件周围之扩散区上系形成有数个扩散区接触窗。之后，于浮置闸极接触窗施加一第一偏压，并于扩散区接触窗施加一第二偏压，以测试隧穿氧化层之品质。

50. 发明专利

TW340973B 單晶片混載型半導體積體電路裝置及其檢查方法失效
简体标题：单芯片混载型半导体集成电路设备及其检查方法
公开(公告)号：TW340973B
公开(公告)日：1998-09-21
申请号：TW086106990
申请日：1997-05-23
申请人：東芝股份有限公司
发明人：桃原朋美
IPC分类号： H01L
CPC分类号： G11C29/48 , G01R31/31721 , G01R31/318505 , G01R31/31907 , G01R31/31924 , G01R31/31926 , G11C29/006 , G11C29/12005 , G11C29/56 , G11C2029/0401 , G11C2029/5002 , H01L27/105 , H01L27/1052
摘要：一種單晶片混載型半導體積體電路裝置，係屬於將相互功能不同之複數個的功能電路混載於一個半導體晶片之單晶片混載型半導體積體電路裝置，其特徵為：
在上述複數個功能電路中，根據設置於上述半導體晶片內的分離領域來從其它的功能電路中相互地分離出供以變動上述半導體晶片的電位之功能電路的同時，在上述半導體晶片的側面使上述分離領域完全接觸於上述半導體晶片。
简体摘要：一种单芯片混载型半导体集成电路设备，系属于将相互功能不同之复数个的功能电路混载于一个半导体芯片之单芯片混载型半导体集成电路设备，其特征为：在上述复数个功能电路中，根据设置于上述半导体芯片内的分离领域来从其它的功能电路中相互地分离出供以变动上述半导体芯片的电位之功能电路的同时，在上述半导体芯片的侧面使上述分离领域完全接触于上述半导体芯片。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式