专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

TW201737454A 接觸墊結構及其製造方法审中-公开
简体标题：接触垫结构及其制造方法
公开(公告)号：TW201737454A
公开(公告)日：2017-10-16
申请号：TW106108234
申请日：2017-03-14
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：江昱維 , JIANG, YU-WEI , 葉騰豪 , YEH, TENG-HAO , 邱家榮 , CHIOU, CHIA-JUNG , 林志曜 , LIN, CHIH-YAO
IPC分类号： H01L23/528 , H01L21/8239
CPC分类号： H01L27/11575 , H01L27/11548 , H01L27/11556 , H01L27/11582
摘要：一種接觸墊結構，包括交替堆疊的N層（N³6）絕緣層及N層導電層，且具有排成二維陣列的N個區域露出各導電層。當該些導電層由下至上編號為第1至第N導電層時，同列的區域中露出之導電層的編號Ln朝一行方向遞減，相鄰兩列的區域之間的Ln值差異固定，同行的區域中Ln由兩端向中央漸減，且相鄰兩行的區域之間的Ln值差異固定。
简体摘要：一种接触垫结构，包括交替堆栈的N层（N³6）绝缘层及N层导电层，且具有排成二维数组的N个区域露出各导电层。当该些导电层由下至上编号为第1至第N导电层时，同列的区域中露出之导电层的编号Ln朝一行方向递减，相邻两列的区域之间的Ln值差异固定，同行的区域中Ln由两端向中央渐减，且相邻两行的区域之间的Ln值差异固定。

12. 发明专利

TW201735327A 半導體記憶裝置审中-公开
简体标题：半导体记忆设备
公开(公告)号：TW201735327A
公开(公告)日：2017-10-01
申请号：TW105141703
申请日：2016-12-16
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：山田有紀 , YAMADA, YUKI
IPC分类号： H01L27/115
CPC分类号： H01L27/11556 , H01L21/31144 , H01L21/32139 , H01L23/528 , H01L27/11519 , H01L27/11565 , H01L27/1157 , H01L27/11582
摘要：根據一個實施例，一種半導體記憶裝置包括：堆疊本體，其包括沿著第一方向堆疊且彼此隔開之複數個電極膜；複數個柱狀結構，其在該第一方向上延伸、刺穿該堆疊本體且包括半導體層；電荷儲存膜，其提供於該等柱狀結構中之一者與該等電極膜之間；及絕緣膜，其分隔安置在該堆疊本體之上部部分中之該等電極膜中之一者，且不分隔安置在該堆疊本體之下部部分中之該等電極膜中之另一者。安置在該絕緣膜之一側上之該等柱狀結構之間的最短距離短於以在該等柱狀結構之間插置有該絕緣膜之方式安置之柱狀結構之間的最短距離。
简体摘要：根据一个实施例，一种半导体记忆设备包括：堆栈本体，其包括沿着第一方向堆栈且彼此隔开之复数个电极膜；复数个柱状结构，其在该第一方向上延伸、刺穿该堆栈本体且包括半导体层；电荷存储膜，其提供于该等柱状结构中之一者与该等电极膜之间；及绝缘膜，其分隔安置在该堆栈本体之上部部分中之该等电极膜中之一者，且不分隔安置在该堆栈本体之下部部分中之该等电极膜中之另一者。安置在该绝缘膜之一侧上之该等柱状结构之间的最短距离短于以在该等柱状结构之间插置有该绝缘膜之方式安置之柱状结构之间的最短距离。

13. 发明专利

TW201735158A 混合式階梯蝕刻审中-公开
简体标题：混合式阶梯蚀刻
公开(公告)号：TW201735158A
公开(公告)日：2017-10-01
申请号：TW106102765
申请日：2017-01-25
申请人：蘭姆研究公司 , LAM RESEARCH CORPORATION
发明人：相華 , XIANG, HUA , 裵仁德 , BAE, INDEOG , 姜聲振 , JUNG, SUNG JIN , 秦策 , QIN, CE , 符謙 , FU, QIAN , 山口葉子 , YAMAGUCHI, YOKO
IPC分类号： H01L21/3065
CPC分类号： H01L21/0273 , H01L21/02164 , H01L21/02274 , H01L21/0337 , H01L21/304 , H01L21/3065 , H01L21/308 , H01L21/3086 , H01L21/31111 , H01L21/31116 , H01L21/31138 , H01L21/31144 , H01L27/11551 , H01L27/11578 , H01L27/11582 , H01L28/00
摘要：提供用以在基板中形成階梯結構的方法，其中基板具有有機遮罩，方法包含至少一循環，其中各循環包含下列步驟：a) 在有機遮罩上方沉積硬遮罩；b) 修整有機遮罩；c) 蝕刻基板；d) 修整有機遮罩，其中在蝕刻基板之步驟與修整有機遮罩之步驟之間無沉積硬遮罩之步驟；e)蝕刻基板；並且f) 重複執行步驟a-e複數次，而形成階梯結構。
简体摘要：提供用以在基板中形成阶梯结构的方法，其中基板具有有机遮罩，方法包含至少一循环，其中各循环包含下列步骤：a) 在有机遮罩上方沉积硬遮罩；b) 修整有机遮罩；c) 蚀刻基板；d) 修整有机遮罩，其中在蚀刻基板之步骤与修整有机遮罩之步骤之间无沉积硬遮罩之步骤；e)蚀刻基板；并且f) 重复运行步骤a-e复数次，而形成阶梯结构。

14. 发明专利

TW201727903A 半導體裝置及其製造方法审中-公开
简体标题：半导体设备及其制造方法
公开(公告)号：TW201727903A
公开(公告)日：2017-08-01
申请号：TW105125713
申请日：2016-08-12
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：胡嘉欣 , HU, CHIA HSIN , 林峪群 , LIN, YU CHIUN , 鍾怡萱 , CHUNG, YI HSUAN , 謝仲朋 , HSIEH, CHUNG PENG , 楊忠傑 , YANG, CHUNG CHIEH , 陳柏年 , CHEN, PO NIEN
IPC分类号： H01L29/45
CPC分类号： H01L23/5228 , H01L27/11582 , H01L28/00 , H01L28/24
摘要：半導體裝置包含設置於基底上的虛設鰭狀結構，設置於一部分虛設鰭狀結構上的虛設閘極結構，虛設閘極結構嵌入於其中的第一層間介電層，設置於第一層間介電層上的第二層間介電層，以及由導電材料形成且嵌入於第二層間介電層的電阻導線。在平面圖中，電阻導線與虛設閘極結構重疊。
简体摘要：半导体设备包含设置于基底上的虚设鳍状结构，设置于一部分虚设鳍状结构上的虚设闸极结构，虚设闸极结构嵌入于其中的第一层间介电层，设置于第一层间介电层上的第二层间介电层，以及由导电材料形成且嵌入于第二层间介电层的电阻导线。在平面图中，电阻导线与虚设闸极结构重叠。

15. 发明专利

TWI587448B 積體電路裝置及其製造方法有权
简体标题：集成电路设备及其制造方法
公开(公告)号：TWI587448B
公开(公告)日：2017-06-11
申请号：TW103120635
申请日：2014-06-16
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：呂函庭 , LUE, HANG TING , 葉騰豪 , YEH, TENG HAO
IPC分类号： H01L21/768
CPC分类号： H01L27/0629 , H01L21/823871 , H01L23/552 , H01L27/0266 , H01L27/0292 , H01L27/11573 , H01L27/11582 , H01L2924/0002 , H01L2924/00

16. 发明专利

TWI585848B 電漿處理方法及電漿處理裝置有权
简体标题：等离子处理方法及等离子处理设备
公开(公告)号：TWI585848B
公开(公告)日：2017-06-01
申请号：TW102124472
申请日：2013-07-09
申请人：東京威力科創股份有限公司 , TOKYO ELECTRON LIMITED
发明人：成重和樹 , NARISHIGE, KAZUKI , 佐藤孝紀 , SATO, TAKANORI , 佐藤學 , SATO, MANABU
IPC分类号： H01L21/3065 , H01L27/115
CPC分类号： H01L21/31116 , H01J37/32091 , H01J37/32165 , H01J37/3244 , H01J37/32449 , H01J37/32568 , H01J37/32715 , H01L21/31144 , H01L21/32137 , H01L21/67069 , H01L21/67109 , H01L27/11556 , H01L27/11582

17. 发明专利

TW201719816A 透過活性層發掘程序而具有隔離週邊接觸之三維記憶體裝置审中-公开
简体标题：透过活性层发掘进程而具有隔离周边接触之三维内存设备
公开(公告)号：TW201719816A
公开(公告)日：2017-06-01
申请号：TW105122883
申请日：2016-07-20
申请人：英特爾公司 , INTEL CORPORATION
发明人：維根塔斯里S S , VEGUNTA, SRI SAI SIVAKUMAR , 達瑪拉果里森卡 , DAMARLA, GOWRISANKAR , 周建平 , ZHOU, JIAN
IPC分类号： H01L21/8229 , H01L27/105
CPC分类号： H01L27/11582 , G06F3/0604 , G06F3/0659 , G06F3/0679 , G06F12/00 , H01L21/31111 , H01L21/32133 , H01L21/76801 , H01L21/76802 , H01L21/76816 , H01L21/7682 , H01L21/76837 , H01L27/1157 , H01L27/11573
摘要：描述一種具有一陣列區及一週邊區之三維記憶體裝置。該陣列區具有一儲存胞元三維堆疊。該週邊區具有自該儲存胞元三維堆疊上方延伸至該儲存胞元三維堆疊下方之接觸。該週邊區實質上不具有該儲存胞元三維堆疊之導電及/或半導電層。
简体摘要：描述一种具有一数组区及一周边区之三维内存设备。该数组区具有一存储胞元三维堆栈。该周边区具有自该存储胞元三维堆栈上方延伸至该存储胞元三维堆栈下方之接触。该周边区实质上不具有该存储胞元三维堆栈之导电及/或半导电层。

18. 发明专利

TW201717321A 半導體記憶裝置审中-公开
简体标题：半导体记忆设备
公开(公告)号：TW201717321A
公开(公告)日：2017-05-16
申请号：TW105121810
申请日：2016-07-11
申请人：東芝股份有限公司 , KABUSHIKI KAISHA TOSHIBA
发明人：南光一 , MINAMI, KOICHI
IPC分类号： H01L21/8239 , H01L27/105
CPC分类号： H01L27/11582 , H01L23/528 , H01L27/11519 , H01L27/11556 , H01L27/11565 , H01L27/1157
摘要：本發明之實施形態之半導體記憶裝置具備基板、積層體、複數個柱狀部、及配線部。上述積層體設置於上述基板上。上述積層體具有相互分離地積層之複數個電極層。上述複數個柱狀部設置於上述積層體內。上述複數個柱狀部沿上述積層體之積層方向延伸。上述配線部設置於上述積層體內。上述配線部沿第1方向延伸。相鄰之上述柱狀部不沿上述第1方向配置。
简体摘要：本发明之实施形态之半导体记忆设备具备基板、积层体、复数个柱状部、及配线部。上述积层体设置于上述基板上。上述积层体具有相互分离地积层之复数个电极层。上述复数个柱状部设置于上述积层体内。上述复数个柱状部沿上述积层体之积层方向延伸。上述配线部设置于上述积层体内。上述配线部沿第1方向延伸。相邻之上述柱状部不沿上述第1方向配置。

19. 发明专利

TWI582973B 半導體裝置及其製造方法有权
简体标题：半导体设备及其制造方法
公开(公告)号：TWI582973B
公开(公告)日：2017-05-11
申请号：TW102118236
申请日：2013-05-23
申请人：愛思開海力士有限公司 , SK HYNIX INC.
发明人：李起洪 , LEE, KI HONG , 皮昇浩 , PYI, SEUNG HO , 田錫旼 , JEON, SEOK MIN
IPC分类号： H01L27/24 , H01L23/48
CPC分类号： H01L23/498 , H01L21/02244 , H01L21/31111 , H01L21/31155 , H01L21/32051 , H01L21/7685 , H01L27/0688 , H01L27/11548 , H01L27/11556 , H01L27/11575 , H01L27/11582 , H01L27/2481 , H01L2924/0002 , H01L2924/00

20. 发明专利

TWI582964B 記憶體元件及其製作方法有权
简体标题：内存组件及其制作方法
公开(公告)号：TWI582964B
公开(公告)日：2017-05-11
申请号：TW104144348
申请日：2015-12-30
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：呂函庭 , HANG-TING, LUE
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/11556 , H01L23/528 , H01L27/11521 , H01L27/11582 , H01L28/00

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式