专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI670838B 具有底部參考導體的傾斜式半圓柱形3D NAND陣列有权
简体标题：具有底部参考导体的倾斜式半圆柱形3D NAND数组
公开(公告)号：TWI670838B
公开(公告)日：2019-09-01
申请号：TW107147840
申请日：2018-12-28
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：葉騰豪 , YEH, TENG-HAO , 呂函庭 , LUE, HANG-TING
IPC分类号： H01L27/11551

2. 发明专利

TWI611607B 三維記憶體元件有权
简体标题：三维内存组件
公开(公告)号：TWI611607B
公开(公告)日：2018-01-11
申请号：TW104142185
申请日：2015-12-15
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：胡志瑋 , CHIH-WEI, HU , 葉騰豪 , TENG-HAO, YEH
IPC分类号： H01L51/00 , H01L21/8239

3. 发明专利

TW201801294A 半導體結構及其製造方法审中-公开
简体标题：半导体结构及其制造方法
公开(公告)号：TW201801294A
公开(公告)日：2018-01-01
申请号：TW105115683
申请日：2016-05-20
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：江昱維 , YU-WEI, JIANG , 葉騰豪 , TENG-HAO, YEH
IPC分类号： H01L27/11565 , H01L27/11582
摘要：提供一種半導體結構及其製造方法。半導體結構包括基板、導電層、絕緣層、包含第一記憶體結構群及第二記憶體結構群之記憶體結構、隔離溝槽，以及共同源極溝槽。導電層與絕緣層交替堆疊於基板上。各第一記憶體結構群包括第一記憶體結構，各第二記憶體結構群包括第二記憶體結構。第一記憶體結構及第二記憶體結構貫穿導電層及絕緣層。各隔離溝槽形成於第一記憶體結構群及第二記憶體結構群之間。隔離溝槽以具有間隙之不連續方式水平橫越基板。共同源極溝槽形成於基板上並平行於隔離溝槽延伸。
简体摘要：提供一种半导体结构及其制造方法。半导体结构包括基板、导电层、绝缘层、包含第一内存结构群及第二内存结构群之内存结构、隔离沟槽，以及共同源极沟槽。导电层与绝缘层交替堆栈于基板上。各第一内存结构群包括第一内存结构，各第二内存结构群包括第二内存结构。第一内存结构及第二内存结构贯穿导电层及绝缘层。各隔离沟槽形成于第一内存结构群及第二内存结构群之间。隔离沟槽以具有间隙之不连续方式水平横越基板。共同源极沟槽形成于基板上并平行于隔离沟槽延伸。

4. 发明专利

TWI607453B 記憶體結構及其製造方法有权
简体标题：内存结构及其制造方法
公开(公告)号：TWI607453B
公开(公告)日：2017-12-01
申请号：TW105136038
申请日：2016-11-04
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：胡志瑋 , HU, CHIH-WEI , 葉騰豪 , YEH, TENG-HAO
IPC分类号： G11C5/02 , G11C5/06

5. 发明专利

TWI605548B 記憶體結構及其製造方法有权
简体标题：内存结构及其制造方法
公开(公告)号：TWI605548B
公开(公告)日：2017-11-11
申请号：TW105113885
申请日：2016-05-04
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：胡志瑋 , CHIH-WEI, HU , 葉騰豪 , TENG-HAO, YEH
IPC分类号： H01L21/8239 , H01L21/28
CPC分类号： H01L27/11519 , H01L21/28273 , H01L21/28282 , H01L27/11524 , H01L27/11551 , H01L27/11565 , H01L27/1157 , H01L27/11578 , H01L27/11582

6. 发明专利

TWI598881B 防止讀取干擾之讀取方法及應用其之記憶體有权
简体标题：防止读取干扰之读取方法及应用其之内存
公开(公告)号：TWI598881B
公开(公告)日：2017-09-11
申请号：TW105136272
申请日：2016-11-08
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：張國彬 , CHANG, KUO-PIN , 葉騰豪 , YEH, TENG-HAO , 呂函庭 , LUE, HANG-TING
IPC分类号： G11C16/22 , G11C16/24

7. 发明专利

TW201721921A 三維記憶體元件审中-公开
简体标题：三维内存组件
公开(公告)号：TW201721921A
公开(公告)日：2017-06-16
申请号：TW104142185
申请日：2015-12-15
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：胡志瑋 , CHIH-WEI, HU , 葉騰豪 , TENG-HAO, YEH
IPC分类号： H01L51/00 , H01L21/8239
摘要：一種三維記憶體元件，包括多層堆疊結構多層堆疊結構包括複數個導電條帶及複數條溝槽，以定義出第一、第二、第三和第四脊狀堆疊；位於第一脊狀堆疊上的第一串列選擇線開關；位於第二脊狀堆疊上的第一接地選擇線開關；第一U形記憶胞串列，串接第一串列選擇線開關和第一接地選擇線開關；位於第三脊狀堆疊上的第二串列選擇線開關；位於第四脊狀堆疊上的第二接地選擇線開關；第二U形記憶胞串列，串接第二串列選擇線開關和第二接地選擇線開關。第一字元線接觸結構與第一脊狀堆疊的導電條帶接觸。第二字元線接觸結構與第二脊狀堆疊的導電條帶接觸；第三字元線接觸結構與第三和第四脊狀堆疊的導電條帶接觸。
简体摘要：一种三维内存组件，包括多层堆栈结构多层堆栈结构包括复数个导电条带及复数条沟槽，以定义出第一、第二、第三和第四嵴状堆栈；位于第一嵴状堆栈上的第一串行选择线开关；位于第二嵴状堆栈上的第一接地选择线开关；第一U形记忆胞串行，串接第一串行选择线开关和第一接地选择线开关；位于第三嵴状堆栈上的第二串行选择线开关；位于第四嵴状堆栈上的第二接地选择线开关；第二U形记忆胞串行，串接第二串行选择线开关和第二接地选择线开关。第一字符线接触结构与第一嵴状堆栈的导电条带接触。第二字符线接触结构与第二嵴状堆栈的导电条带接触；第三字符线接触结构与第三和第四嵴状堆栈的导电条带接触。

8. 发明专利

TW201640614A 半導體裝置及其製造方法审中-公开
简体标题：半导体设备及其制造方法
公开(公告)号：TW201640614A
公开(公告)日：2016-11-16
申请号：TW104114221
申请日：2015-05-05
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：胡志瑋 , HU, CHIH-WEI , 葉騰豪 , YEH, TENG-HAO
IPC分类号： H01L21/768 , H01L21/8232 , H01L29/78
摘要：一種半導體裝置，包括一基板、一底部絕緣層、二堆疊結構、一電荷捕捉結構以及一通道層。底部絕緣層設置於基板上。堆疊結構設置於底部絕緣層上。堆疊結構包括複數個半導體層與絕緣層、一頂部絕緣層及一高摻雜半導體層。半導體層與絕緣層交替堆疊於底部絕緣層上。頂部絕緣層設置於半導體層與絕緣層上。高摻雜半導體層設置於頂部絕緣層上。電荷捕捉結構設置於各堆疊結構之一側表面及底部絕緣層之一上表面上。通道層設置於電荷捕捉結構上，並直接接觸高摻雜半導體層。
简体摘要：一种半导体设备，包括一基板、一底部绝缘层、二堆栈结构、一电荷捕捉结构以及一信道层。底部绝缘层设置于基板上。堆栈结构设置于底部绝缘层上。堆栈结构包括复数个半导体层与绝缘层、一顶部绝缘层及一高掺杂半导体层。半导体层与绝缘层交替堆栈于底部绝缘层上。顶部绝缘层设置于半导体层与绝缘层上。高掺杂半导体层设置于顶部绝缘层上。电荷捕捉结构设置于各堆栈结构之一侧表面及底部绝缘层之一上表面上。信道层设置于电荷捕捉结构上，并直接接触高掺杂半导体层。

9. 发明专利

TW201639126A 半導體結構及其製造方法审中-公开
简体标题：半导体结构及其制造方法
公开(公告)号：TW201639126A
公开(公告)日：2016-11-01
申请号：TW104112476
申请日：2015-04-17
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：江昱維 , JIANG, YU-WEI , 葉騰豪 , YEH, TENG-HAO
IPC分类号： H01L27/115 , H01L21/8247
摘要：一種半導體結構及其製造方法。半導體結構包括一基板、複數個導電層和複數個絕緣層、一第一垂直記憶結構和一第二垂直記憶結構以及一絕緣溝槽(isolation trench)。導電層和絕緣層形成於基板上，其中導電層與絕緣層係交錯設置(interlaced)堆疊於基板上。第一垂直記憶結構和第二垂直記憶結構穿過導電層與絕緣層並形成於基板上，其中第一垂直記憶結構具有一第一水平C形剖面，第二垂直記憶結構具有一第二水平C形剖面。絕緣溝槽形成於基板上並位於第一垂直記憶結構和第二垂直結構之間。
简体摘要：一种半导体结构及其制造方法。半导体结构包括一基板、复数个导电层和复数个绝缘层、一第一垂直记忆结构和一第二垂直记忆结构以及一绝缘沟槽(isolation trench)。导电层和绝缘层形成于基板上，其中导电层与绝缘层系交错设置(interlaced)堆栈于基板上。第一垂直记忆结构和第二垂直记忆结构穿过导电层与绝缘层并形成于基板上，其中第一垂直记忆结构具有一第一水平C形剖面，第二垂直记忆结构具有一第二水平C形剖面。绝缘沟槽形成于基板上并位于第一垂直记忆结构和第二垂直结构之间。

10. 发明专利

TWI555178B 包含雙極性源極接墊的三維垂直閘極NAND快閃記憶體有权
简体标题：包含双极性源极接垫的三维垂直闸极NAND闪存
公开(公告)号：TWI555178B
公开(公告)日：2016-10-21
申请号：TW103134699
申请日：2014-10-06
申请人：旺宏電子股份有限公司 , MACRONIX INTERNATIONAL CO., LTD.
发明人：胡志瑋 , HU, CHIH-WEI , 葉騰豪 , YEH, TENG-HAO
IPC分类号： H01L27/115 , H01L23/52
CPC分类号： H01L27/11582 , H01L27/1157 , H01L27/11575 , H01L27/11578

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式