专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

TWI617986B 在電腦中分派多執行緒有权
简体标题：在电脑中分派多线程
公开(公告)号：TWI617986B
公开(公告)日：2018-03-11
申请号：TW104109600
申请日：2015-03-25
申请人：萬國商業機器公司 , INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：布撒巴法迪Y , BUSABA, FADI Y. , 費洛馬克S , FARRELL, MARK S. , 海勒麗莎克雷頓 , HELLER, LISA CRANTON
IPC分类号： G06F9/455 , G06F9/30
CPC分类号： G06F9/45558 , G06F9/3009 , G06F9/30189 , G06F9/3851 , G06F9/45533 , G06F9/5077 , G06F2009/4557

12. 发明专利

TW201702866A 用戶等級分叉及會合處理器、方法、系統及指令审中-公开
简体标题：用户等级分叉及会合处理器、方法、系统及指令
公开(公告)号：TW201702866A
公开(公告)日：2017-01-16
申请号：TW105105508
申请日：2016-02-24
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：班奇奇歐倫 , BEN-KIKI, OREN , 帕杜伊蘭 , PARDO, ILAN , 羅畢森亞奇 , ROBISON, ARCH D. , 考尼詹姆斯 , COWNIE, JAMES H.
IPC分类号： G06F9/30 , G06F9/38 , G06F12/08 , G11C7/10
CPC分类号： G06F9/3822 , G06F9/30087 , G06F9/3009 , G06F9/3806 , G06F9/3851 , G06F9/3877 , G06F9/46 , G06F12/0811 , G06F12/0862 , G06F12/0875 , G06F12/0895 , G06F2212/1016 , G06F2212/283 , G06F2212/452 , G06F2212/6028
摘要：一態樣的處理器包含眾多處理器元件、及第一處理器元件。第一處理器元件執行軟體緒的用戶等級分叉指令。第一處理器元件包含解碼器以將用戶等級分叉指令解碼。用戶等級分叉指令會標示至少一指令位址。第一處理器元件也包含用戶等級緒分叉模組。用戶等級緒分叉模組將眾多處理器元件中的各處理器元件配置成平行地執行指令，以回應被解碼的用戶等級分叉指令。揭示其它處理器、方法、系統及指令。
简体摘要：一态样的处理器包含众多处理器组件、及第一处理器组件。第一处理器组件运行软件绪的用户等级分叉指令。第一处理器组件包含译码器以将用户等级分叉指令译码。用户等级分叉指令会标示至少一指令位址。第一处理器组件也包含用户等级绪分叉模块。用户等级绪分叉模块将众多处理器组件中的各处理器组件配置成平行地运行指令，以回应被译码的用户等级分叉指令。揭示其它处理器、方法、系统及指令。

13. 发明专利

TW201610838A 用於分派電腦中多執行緒之開始虛擬執行指令审中-公开
简体标题：用于分派电脑中多线程之开始虚拟运行指令
公开(公告)号：TW201610838A
公开(公告)日：2016-03-16
申请号：TW104109237
申请日：2015-03-23
申请人：萬國商業機器公司 , INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：布瑞布里強納森D , BRADBURY, JONATHAN D. , 布撒巴法迪Y , BUSABA, FADI Y. , 費洛馬克S , FARRELL, MARK S. , 蓋尼查爾士W 二世 , GAINEY, CHARLES W., JR. , 葛瑞納丹F , GREINER, DAN F. , 海勒麗莎克雷頓 , HELLER, LISA CRANTON , 傑可比克理斯俊 , JACOBI, CHRISTIAN , 古巴拉傑佛瑞P , KUBALA, JEFFREY P. , 歐西賽克達米安L , OSISEK, DAMIAN L. , 席米得多納德W , SCHMIDT, DONALD W. , 史洛歌提摩西J , SLEGEL, TIMOTHY J.
IPC分类号： G06F9/30 , G06F9/455 , G06F9/48 , G06F9/50
CPC分类号： G06F9/3009 , G06F9/30174 , G06F9/3851 , G06F9/45533 , G06F9/45545 , G06F9/4843 , G06F9/5027 , G06F9/5077 , G06F2009/45575 , G06F2209/5018
摘要：實施例係關於一電腦中之多執行緒。一態樣為一種電腦，該電腦包括具有一核心之一組態，該核心包括實體執行緒且可在單執行緒(ST)模式及多執行緒(MT)模式中操作。該電腦亦包括一主機程式，該主機程式經組態以在該核心上在該ST模式中執行以發出一開始虛擬執行(開始VE)指令，以分派包括一客體虛擬機(VM)之一客體實體。該開始VE指令係由該核心執行且包括自由該開始VE指令指定之一位置獲得具有一客體狀態之一狀態描述。該執行包括基於該客體狀態來判定該客體實體包括一單一客體執行緒抑或多個客體執行緒，及基於該客體狀態以及該客體實體包括一單一客體執行緒抑或多個客體執行緒之一判定而在該MT模式或該ST模式中開始該等客體執行緒。
简体摘要：实施例系关于一电脑中之多线程。一态样为一种电脑，该电脑包括具有一内核之一组态，该内核包括实体线程且可在单线程(ST)模式及多线程(MT)模式中操作。该电脑亦包括一主机进程，该主机进程经组态以在该内核上在该ST模式中运行以发出一开始虚拟运行(开始VE)指令，以分派包括一客体虚拟机(VM)之一客体实体。该开始VE指令系由该内核运行且包括自由该开始VE指令指定之一位置获得具有一客体状态之一状态描述。该运行包括基于该客体状态来判定该客体实体包括一单一客体线程抑或多个客体线程，及基于该客体状态以及该客体实体包括一单一客体线程抑或多个客体线程之一判定而在该MT模式或该ST模式中开始该等客体线程。

14. 发明专利

TWI489266B 指定應用程式執行緒的效能狀態之指令有权
简体标题：指定应用进程线程的性能状态之指令
公开(公告)号：TWI489266B
公开(公告)日：2015-06-21
申请号：TW101148360
申请日：2012-12-19
申请人：英特爾公司 , INTEL CORPORATION
发明人：塞明安卓 , SEMIN, ANDREY
IPC分类号： G06F1/32 , G06F15/76 , G06F9/30
CPC分类号： G06F1/324 , G06F1/3243 , G06F1/329 , G06F9/30083 , G06F9/3009 , G06F9/3851 , Y02D10/152 , Y02D10/24

15. 发明专利

TW201428619A 用於在使用共享記憶體資源的記憶體一致性模型內失序載入之鎖定式與同步式方法审中-公开
简体标题：用于在使用共享内存资源的内存一致性模型内失序加载之锁定式与同步式方法
公开(公告)号：TW201428619A
公开(公告)日：2014-07-16
申请号：TW102121095
申请日：2013-06-14
申请人：軟體機器公司 , SOFT MACHINES, INC.
发明人：艾伯戴爾拉摩翰麥德 , ABDALLAH, MOHAMMAD
IPC分类号： G06F9/30 , G06F9/38 , G06F12/02
CPC分类号： G06F9/30047 , G06F9/3004 , G06F9/3009 , G06F9/3017 , G06F9/383 , G06F9/3834 , G06F9/3851 , G06F9/3855 , G06F12/0815 , G06F12/0862 , G06F12/0886 , G06F2212/6022
摘要：本發明揭示一種在一處理器中使用共享記憶體資源用於記憶體一致性模型內失序載入之鎖定型方法。該方法包含：實施一記憶體資源，其可由複數個核心存取；及實施一存取遮罩，其作用在於追蹤一快取線的哪個字元透過一載入來存取，其中該快取線包含該記憶體資源，其中存取該快取線的一字元時，該載入設定該存取遮罩內的一遮罩位元，且其中該遮罩位元阻擋來自複數個核心的其他載入之存取。該方法更包含：在執行從該等複數個核心至該快取線的後續儲存時，檢查該存取遮罩；及當該部分快取線的後續儲存發現來自該存取遮罩內一載入的一先前遮罩時，導致一錯失預測，其中該後續儲存使用一追蹤暫存器及一執行緒ID暫存器，發信號通知對應該載入的一載入佇列輸入。
简体摘要：本发明揭示一种在一处理器中使用共享内存资源用于内存一致性模型内失序加载之锁定型方法。该方法包含：实施一内存资源，其可由复数个内核存取；及实施一存取遮罩，其作用在于追踪一缓存线的哪个字符透过一加载来存取，其中该缓存线包含该内存资源，其中存取该缓存线的一字符时，该加载设置该存取遮罩内的一遮罩比特，且其中该遮罩比特阻挡来自复数个内核的其他加载之存取。该方法更包含：在运行从该等复数个内核至该缓存线的后续存储时，检查该存取遮罩；及当该部分缓存线的后续存储发现来自该存取遮罩内一加载的一先前遮罩时，导致一错失预测，其中该后续存储使用一追踪寄存器及一线程ID寄存器，发信号通知对应该加载的一加载队列输入。

16. 发明专利

TW201426542A 根據儲存資歷實施來自不同執行緒轉送的執行緒不可知之載入儲存緩衝區审中-公开
简体标题：根据存储资历实施来自不同线程转送的线程不可知之加载存储缓冲区
公开(公告)号：TW201426542A
公开(公告)日：2014-07-01
申请号：TW102121096
申请日：2013-06-14
申请人：軟體機器公司 , SOFT MACHINES, INC.
发明人：艾伯戴爾拉摩翰麥德 , ABDALLAH, MOHAMMAD
IPC分类号： G06F9/38 , G06F9/46
CPC分类号： G06F9/30043 , G06F9/30047 , G06F9/3009 , G06F9/3017 , G06F9/3826 , G06F9/3834 , G06F9/3851 , G06F12/1425 , G06F2212/1052
摘要：本發明揭示一種在一處理器中使用共享記憶體資源用於記憶體一致性模型內失序載入之一執行緒未知統一儲存佇列與一統一載入佇列方法。該方法包含：實施一記憶體資源，其可由複數個非同步核心存取，其中該等複數個核心共享一統一儲存佇列及一統一載入佇列；及實施一存取遮罩，其作用在於追蹤一快取線的哪個字元透過一載入來存取，其中該快取線包含該記憶體資源，其中存取該快取線的一字元時，該載入設定該存取遮罩內的一遮罩位元，且其中該遮罩位元阻擋來自複數個核心的其他載入之存取。該方法更包含：在執行從該等複數個核心至該快取線的後續儲存時檢查該存取遮罩，其中可將來自不同執行緒的儲存轉送至不同執行緒的載入，同時依序維持記憶體一致性語意；及當該部分快取線的一後續儲存發現來自該存取遮罩內一載入的一先前遮罩時，導致一錯失預測，其中該後續儲存使用一追蹤暫存器以及一執行緒ID暫存器，發信號通知對應該載入的一載入佇列輸入。
简体摘要：本发明揭示一种在一处理器中使用共享内存资源用于内存一致性模型内失序加载之一线程未知统一存储队列与一统一加载队列方法。该方法包含：实施一内存资源，其可由复数个异步内核存取，其中该等复数个内核共享一统一存储队列及一统一加载队列；及实施一存取遮罩，其作用在于追踪一缓存线的哪个字符透过一加载来存取，其中该缓存线包含该内存资源，其中存取该缓存线的一字符时，该加载设置该存取遮罩内的一遮罩比特，且其中该遮罩比特阻挡来自复数个内核的其他加载之存取。该方法更包含：在运行从该等复数个内核至该缓存线的后续存储时检查该存取遮罩，其中可将来自不同线程的存储转送至不同线程的加载，同时依序维持内存一致性语意；及当该部分缓存线的一后续存储发现来自该存取遮罩内一加载的一先前遮罩时，导致一错失预测，其中该后续存储使用一追踪寄存器以及一线程ID寄存器，发信号通知对应该加载的一加载队列输入。

17. 发明专利

TWI338861B 用於將執行線串分組之系統及方法 SYSTEM AND METHOD FOR GROUPING EXECUTION THREADS 有权
简体标题：用于将运行线串分组之系统及方法 SYSTEM AND METHOD FOR GROUPING EXECUTION THREADS
公开(公告)号：TWI338861B
公开(公告)日：2011-03-11
申请号：TW095147158
申请日：2006-12-15
申请人：輝達公司
发明人：布萊特 W 庫恩 , 約翰艾瑞克林德赫姆
IPC分类号： G06F
CPC分类号： G06F9/3851 , G06F9/3009 , G06F9/4843
摘要：本發明係分為兩個或兩個以上線串之夥伴群組，以使各線串均分配有一或多個夥伴線串。在各夥伴群組中，僅一個線串有效執行指令，且此允許夥伴線串共用諸如暫存器之硬體資源。當一有效線串遭遇諸如調換指令之調換事件時，該有效線串暫時中止執行，且其夥伴線串中之一者使用該線串之私用硬體資源及夥伴群組之共用硬體資源開始執行。結果，可增加線串數而無需複製每線串硬體資源中之所有每線串硬體資源。
简体摘要：本发明系分为两个或两个以上线串之伙伴群组，以使各线串均分配有一或多个伙伴线串。在各伙伴群组中，仅一个线串有效运行指令，且此允许伙伴线串共享诸如寄存器之硬件资源。当一有效线串遭遇诸如调换指令之调换事件时，该有效线串暂时中止运行，且其伙伴线串中之一者使用该线串之私用硬件资源及伙伴群组之共享硬件资源开始运行。结果，可增加线串数而无需复制每线串硬件资源中之所有每线串硬件资源。

18. 发明专利

TW201009713A 多工處理器及其任務切換方法 MULTITASKING PROCESSOR AND TASK SWITCH METHOD THEREOF 审中-公开
简体标题：多任务处理器及其任务切换方法 MULTITASKING PROCESSOR AND TASK SWITCH METHOD THEREOF
公开(公告)号：TW201009713A
公开(公告)日：2010-03-01
申请号：TW097131980
申请日：2008-08-21
申请人：財團法人工業技術研究院 , 國立交通大學
发明人：林泰吉 , 黃保瑞 , 劉志尉 , 陳信凱 , 王炳勛
IPC分类号： G06F
CPC分类号： G06F9/461 , G06F9/30043 , G06F9/3009 , G06F9/4812 , Y02D10/24
摘要：一種多工處理器及其任務切換方法。任務切換方法包含下列步驟：多工處理器執行第一任務，而此第一任務的執行指令中包含了許多的切換點指令。一中斷事件發生，而此中斷事件將使多工處理器暫緩執行目前的第一任務，改為執行第二任務。多工處理器執行中斷事件之處理程序，並設置一任務切換旗標。中斷事件之處理程序結束後，多工處理器不進行任務切換，仍繼續執行第一任務，直到執行至第一任務執行指令中的切換點指令處，多工處理器才進行任務切換，改為執行第二任務。
简体摘要：一种多任务处理器及其任务切换方法。任务切换方法包含下列步骤：多任务处理器运行第一任务，而此第一任务的运行指令中包含了许多的切换点指令。一中断事件发生，而此中断事件将使多任务处理器暂缓运行目前的第一任务，改为运行第二任务。多任务处理器运行中断事件之处理进程，并设置一任务切换旗标。中断事件之处理进程结束后，多任务处理器不进行任务切换，仍继续运行第一任务，直到运行至第一任务运行指令中的切换点指令处，多任务处理器才进行任务切换，改为运行第二任务。

19. 发明专利

TW200537377A 物理處理單元指示組架構 PHYSICS PROCESSING UNIT INSTRUCTION SET ARCHITECTURE 审中-公开
简体标题：物理处理单元指示组架构 PHYSICS PROCESSING UNIT INSTRUCTION SET ARCHITECTURE
公开(公告)号：TW200537377A
公开(公告)日：2005-11-16
申请号：TW093129562
申请日：2004-09-30
申请人：阿及亞科技公司 AGEIA TECHNOLOGIES, INC.
发明人：莫尼爾馬赫 MAHER, MONIER , 琴皮爾伯德斯 BORDES, JEAN PIERRE , 帝利浦希克利拉 SEQUERIA, DILIP , 理查唐 TONGE, RICHARD
IPC分类号： G06F , G06T
CPC分类号： G06F9/3885 , G06F9/3001 , G06F9/30072 , G06F9/30087 , G06F9/3009 , G06F9/30094 , G06F9/3012 , G06F9/3013 , G06F9/3851 , G06F15/8092
摘要：一種用於物理處理單元(PPU)之有效準定制指示組，其藉由平衡多個獨立向量處理器之一並行安排命令，與考量編程啟動。提出一種複數個可編程記憶體和分散式資料傳輸控制之層次結構。
简体摘要：一种用于物理处理单元(PPU)之有效准定制指示组，其借由平衡多个独立矢量处理器之一并行安排命令，与考量编程启动。提出一种复数个可编程内存和分佈式数据传输控制之层次结构。

20. 发明专利

TW200523802A 多核心多線程處理器 MULTI-CORE MULTI-THREAD PROCESSOR 失效
简体标题：多内核多线程处理器 MULTI-CORE MULTI-THREAD PROCESSOR
公开(公告)号：TW200523802A
公开(公告)日：2005-07-16
申请号：TW093124043
申请日：2004-08-11
申请人：昇陽電腦股份有限公司 SUN MICROSYSTEMS, INC.
发明人：郡爾A 歐盧科頓 OLUKOTUN, KUNLE A.
IPC分类号： G06F
CPC分类号： G06F9/3834 , G06F9/30032 , G06F9/30047 , G06F9/30087 , G06F9/3009 , G06F9/30141 , G06F9/3828 , G06F9/3851 , G06F9/3861 , G06F9/3891 , G06F12/0811 , G06F12/0813 , G06F12/0842 , G06F15/167 , G06F15/781
摘要：一種處理器，該處理器包含：(1)至少兩核心，該至少兩核心具有一第一階快取記憶體且為多線程；(2)一交叉開關；(3)複數個快取記憶庫記憶體，其係透過該交叉開關而與該至少兩核心相連通，各該複數個快取記憶庫記憶體與一主記憶體介面相連通；(4)複數個輸入／輸出(I／O)介面模組，其與該主記憶體介面相連通且提供至該至少兩核心之一鏈接，該鏈接繞過該複數個快取記憶庫記憶體及該交叉開關；(5)線程化硬體，用以令各該至少兩核心能以隱藏由快取存取所致之延遲之方式，而自一第一線程切換至一第二線程。本發明亦提供一種伺服器及一種在多核心多線程處理器中決定何時切換線程之方法。
简体摘要：一种处理器，该处理器包含：(1)至少两内核，该至少两内核具有一第一阶高速缓存且为多线程；(2)一交叉开关；(3)复数个缓存记忆库内存，其系透过该交叉开关而与该至少两内核相连通，各该复数个缓存记忆库内存与一主内存界面相连通；(4)复数个输入／输出(I／O)界面模块，其与该主内存界面相连通且提供至该至少两内核之一链接，该链接绕过该复数个缓存记忆库内存及该交叉开关；(5)线程化硬件，用以令各该至少两内核能以隐藏由缓存存取所致之延迟之方式，而自一第一线程切换至一第二线程。本发明亦提供一种服务器及一种在多内核多线程处理器中决定何时切换线程之方法。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式