专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201009713A 多工處理器及其任務切換方法 MULTITASKING PROCESSOR AND TASK SWITCH METHOD THEREOF 审中-公开
简体标题：多任务处理器及其任务切换方法 MULTITASKING PROCESSOR AND TASK SWITCH METHOD THEREOF
公开(公告)号：TW201009713A
公开(公告)日：2010-03-01
申请号：TW097131980
申请日：2008-08-21
申请人：財團法人工業技術研究院 , 國立交通大學
发明人：林泰吉 , 黃保瑞 , 劉志尉 , 陳信凱 , 王炳勛
IPC分类号： G06F
CPC分类号： G06F9/461 , G06F9/30043 , G06F9/3009 , G06F9/4812 , Y02D10/24
摘要：一種多工處理器及其任務切換方法。任務切換方法包含下列步驟：多工處理器執行第一任務，而此第一任務的執行指令中包含了許多的切換點指令。一中斷事件發生，而此中斷事件將使多工處理器暫緩執行目前的第一任務，改為執行第二任務。多工處理器執行中斷事件之處理程序，並設置一任務切換旗標。中斷事件之處理程序結束後，多工處理器不進行任務切換，仍繼續執行第一任務，直到執行至第一任務執行指令中的切換點指令處，多工處理器才進行任務切換，改為執行第二任務。
简体摘要：一种多任务处理器及其任务切换方法。任务切换方法包含下列步骤：多任务处理器运行第一任务，而此第一任务的运行指令中包含了许多的切换点指令。一中断事件发生，而此中断事件将使多任务处理器暂缓运行目前的第一任务，改为运行第二任务。多任务处理器运行中断事件之处理进程，并设置一任务切换旗标。中断事件之处理进程结束后，多任务处理器不进行任务切换，仍继续运行第一任务，直到运行至第一任务运行指令中的切换点指令处，多任务处理器才进行任务切换，改为运行第二任务。

2. 发明专利

TW201201006A 效能調整裝置、具有此效能調整裝置的處理器及其效能調整方法 PERFORMANCE SCALING DEVICE, PROCESSOR WITH THE SAME, AND METHOD OF SCALING PERFORMANCE THEREOF 审中-公开
简体标题：性能调整设备、具有此性能调整设备的处理器及其性能调整方法 PERFORMANCE SCALING DEVICE, PROCESSOR WITH THE SAME, AND METHOD OF SCALING PERFORMANCE THEREOF
公开(公告)号：TW201201006A
公开(公告)日：2012-01-01
申请号：TW099120095
申请日：2010-06-21
申请人：財團法人工業技術研究院
发明人：林騏宏 , 蕭丕承 , 林泰吉 , 馬金溝
IPC分类号： G06F
CPC分类号： G06F1/3203 , G06F1/324 , G06F1/3296 , Y02D10/126 , Y02D10/172
摘要：在此提出一種效能調整裝置、具有該效能調整裝置的處理器及其效能調整方法。效能調整裝置包括一自適性電壓調整單元、一延遲預測單元與一可變延遲資料路徑。該自適性電壓調整單元可產生多個操作電壓，並傳送到該可變延遲資料路徑。該可變延遲資料路徑依據不同操作電壓使用不同的延遲時間完成運算並產生一運算延遲值，而該延遲預測單元用以接收該運算延遲值與一系統容忍延遲值，並據以產生一電壓調整訊號到該自適性電壓調整單元，據以控制該自適性電壓調整單元輸出並調整其操作電壓。
简体摘要：在此提出一种性能调整设备、具有该性能调整设备的处理器及其性能调整方法。性能调整设备包括一自适性电压调整单元、一延迟预测单元与一可变延迟数据路径。该自适性电压调整单元可产生多个操作电压，并发送到该可变延迟数据路径。该可变延迟数据路径依据不同操作电压使用不同的延迟时间完成运算并产生一运算延迟值，而该延迟预测单元用以接收该运算延迟值与一系统容忍延迟值，并据以产生一电压调整信号到该自适性电压调整单元，据以控制该自适性电压调整单元输出并调整其操作电压。

3. 发明专利

TWI334990B 虛擬叢集架構與方法 VIRTUAL CLUSTER ARCHITECTURE AND METHOD 有权
简体标题：虚拟集群架构与方法 VIRTUAL CLUSTER ARCHITECTURE AND METHOD
公开(公告)号：TWI334990B
公开(公告)日：2010-12-21
申请号：TW095149505
申请日：2006-12-28
申请人：財團法人工業技術研究院
发明人：林泰吉 , 任建葳 , 蕭丕承 , 林禮圳 , 劉志尉
IPC分类号： G06F
CPC分类号： G06F9/3824 , G06F9/3828 , G06F9/3851 , G06F9/3885 , G06F9/3891
摘要：一種虛擬叢集架構與方法。此虛擬叢集架構包含N個虛擬叢集、N個暫存器組，M個功能單元組、一虛擬叢集控制切換器、和一虛擬叢集間通訊機制。本發明採用分時或時間多工的設計，在時間軸上交替執行原先分跨在數個平行叢集上所執行的單一程式緒，大幅增加資料路徑對指令延遲的容忍度，故其無須複雜的前饋、旁路機制和相關的硬體設計。本發明可分散功能單元至管線各層級中，以支援複雜的組合指令，提高單一指令之意涵，可增進應用程式的效能，並同時提高指令碼密度，也能與習知多叢集架構的程式碼相容。
简体摘要：一种虚拟集群架构与方法。此虚拟集群架构包含N个虚拟集群、N个寄存器组，M个功能单元组、一虚拟集群控制切换器、和一虚拟集群间通信机制。本发明采用分时或时间多任务的设计，在时间轴上交替运行原先分跨在数个平行集群上所运行的单一进程绪，大幅增加数据路径对指令延迟的容忍度，故其无须复杂的前馈、旁路机制和相关的硬件设计。本发明可分散功能单元至管线各层级中，以支持复杂的组合指令，提高单一指令之意涵，可增进应用进程的性能，并同时提高脚本密度，也能与习知多集群架构的代码兼容。

4. 发明专利

TW201122753A 電壓調整系統 VOLTAGE SCALING SYSTEMS 审中-公开
简体标题：电压调整系统 VOLTAGE SCALING SYSTEMS
公开(公告)号：TW201122753A
公开(公告)日：2011-07-01
申请号：TW098145477
申请日：2009-12-29
申请人：財團法人工業技術研究院
发明人：林泰吉 , 蕭丕承
IPC分类号： G05F , H02M
CPC分类号： G06F1/26 , G06F1/3203
摘要：一種電壓調整系統包括處理器、延遲預測器、控制器、以及電壓供應器。處理器具有可變延遲之功能單元，其區分成多個電源區域。功能單元依據目前電路的速度產生對應的延遲信號。延遲預測器接收延遲信號並根據延遲信號預測處理器之效能，產生預測信號。控制器接收預測信號，比較預測信號之值與至少一參考值，且根據比較結果產生多個控制信號。電壓供應器耦接提供高電壓之第一電壓源以及提供低電壓之第二電壓源。電壓供應器分別根據控制器產生之控制信號切換，提供高電壓或低電壓至功能單元之多個電源區域。
简体摘要：一种电压调整系统包括处理器、延迟预测器、控制器、以及电压供应器。处理器具有可变延迟之功能单元，其区分成多个电源区域。功能单元依据目前电路的速度产生对应的延迟信号。延迟预测器接收延迟信号并根据延迟信号预测处理器之性能，产生预测信号。控制器接收预测信号，比较预测信号之值与至少一参考值，且根据比较结果产生多个控制信号。电压供应器耦接提供高电压之第一电压源以及提供低电压之第二电压源。电压供应器分别根据控制器产生之控制信号切换，提供高电压或低电压至功能单元之多个电源区域。

5. 发明专利

TWI423017B 效能調整裝置、具有此效能調整裝置的處理器及其效能調整方法有权
简体标题：性能调整设备、具有此性能调整设备的处理器及其性能调整方法
公开(公告)号：TWI423017B
公开(公告)日：2014-01-11
申请号：TW099120095
申请日：2010-06-21
申请人：財團法人工業技術研究院 , INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE
发明人：林騏宏 , LIN, CHI HUNG , 蕭丕承 , HSIAO, PI CHENG , 林泰吉 , LIN, TAY JYI , 馬金溝 , MA, GIN KOU
IPC分类号： G06F1/32
CPC分类号： G06F1/3203 , G06F1/324 , G06F1/3296 , Y02D10/126 , Y02D10/172

6. 发明专利

TWI386814B 具動態工作管理能力之多處理器界面及其程式載卸方法有权
简体标题：具动态工作管理能力之多处理器界面及其进程载卸方法
公开(公告)号：TWI386814B
公开(公告)日：2013-02-21
申请号：TW096151511
申请日：2007-12-31
申请人：財團法人工業技術研究院 , INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE
发明人：林泰吉 , LIN, TAI JI , 謝天威 , HSIEH, TIEN WEI , 朱元華 , CHU, YUAN HUA , 歐士豪 , OU, SHIH HAO , 鄧翔升 , DENG, XIANG SHENG , 劉志尉 , LIU, CHIH WEI
IPC分类号： G06F15/163
CPC分类号： G06F9/505 , G06F9/3877 , G06F2209/5017

7. 发明专利

TW201123732A 處理裝置 PROCESSING DEVICES 审中-公开
简体标题：处理设备 PROCESSING DEVICES
公开(公告)号：TW201123732A
公开(公告)日：2011-07-01
申请号：TW098146313
申请日：2009-12-31
申请人：財團法人工業技術研究院
发明人：林周坤 , 林泰吉 , 蕭丕承 , 朱元華
IPC分类号： H03K
CPC分类号： G06F1/10
摘要：一種處理裝置,包括功能單元及控制單元。功能單元接收輸入資料且對輸入資料執行特定運算功能以產生結果資料。控制單元則可依照功能單元內電路的運算速度動態改變處理裝置之延遲。此控制單元接收功能單元產生的結果資料並產生預測之資料結果。當預測結果錯誤時,控制單元輸出正確之結果並產生控制信號控制功能單元前後之輸入單元以及輸出單元。該控制訊號關閉輸入單元之時脈訊號以及修正輸出單元的輸出,使處理裝置之延遲改變並確保執行結果正確。
简体摘要：一种处理设备,包括功能单元及控制单元。功能单元接收输入数据且对输入数据运行特定运算功能以产生结果数据。控制单元则可依照功能单元内电路的运算速度动态改变处理设备之延迟。此控制单元接收功能单元产生的结果数据并产生预测之数据结果。当预测结果错误时,控制单元输出正确之结果并产生控制信号控制功能单元前后之输入单元以及输出单元。该控制信号关闭输入单元之时脉信号以及修正输出单元的输出,使处理设备之延迟改变并确保运行结果正确。

8. 发明专利

TWI318359B 整合式單核心、多模式處理器及其指令執行方法有权
简体标题：集成式宏内核、多模式处理器及其指令运行方法
公开(公告)号：TWI318359B
公开(公告)日：2009-12-11
申请号：TW094111749
申请日：2005-04-13
申请人：財團法人工業技術研究院
发明人：林泰吉 , 任建葳 , 劉佳憲 , 劉志尉 , 廖宜道 , 黃柏涵
IPC分类号： G06F
CPC分类号： G06F9/30145 , G06F9/3012 , G06F9/30181 , G06F9/30189 , G06F9/3885 , G06F9/3891
摘要：一種整合式單核心、多模式處理器及其指令執行方法，主要係可以單一指令流執行程式，並且此指令流內可任意混合不同種類型態之指令。執行此指令流時，處理器架構藉由所擷取的指令型態改變處理器之工作模式，以達成程式的執行。 A unified single-core ＆ multi-mode processor and its program execution method are provided. In an embodiment of this processor, a single instruction stream has different types of instructions randomly arranged in thereof. The processor switches its modes based on the type of a fetched instruction to execute the program corresponding to the fetched instruction. 【創作特點】鑒於以上的問題，本發明的主要目的在於提供一種整合式單核心、多模式處理器及其指令執行方法，藉以解泱先前技術所存在之諸多問題與限制。
本發明所揭露的整合式單核心、多模式處理器及其指令執行方法，係可以單一指令流來執行程式，並依各指令之型態切換成相應之工作模式，藉以進行資料處理。
因此，為達上述目的，本發明所揭露之整合式單核心、多模式處理器之指令執行方法，包括下列步驟：首先，接收一指令流，其具有複數個指令並且於此些指令中具有一種以上之指令型態；接著，依序執行指令流中之每一指令。其中，每一指令係依據下列步驟執行：先辨識指令中之一識別運算元，以得知指令所屬之指令型態；再根據指令型態於複數個執行區選擇具相應之處理器模式的一執行區，其中此些執行區分別係為不同之處理器模式，且於此些執行區中具有一共用區；最後，藉由選擇之執行區根據指令執行資料處理。藉由反覆執行此三步驟以依序處理指令流中之指令，直至完成此指令流之資料處理。
其中，指令型態可包括：一精簡指令集之指令型態和一數位訊號處理之指令型態；相對地，執行區則包括一精簡指令集處理器模式之執行區和一數位訊號處理器模式之執行區。其中，當辨識得知之指令型態係為精簡指令集之指令型態時，則選擇相應之處理器模式的執行區以根據指令執行程式控制；反之，當辨識得知之指令型態係為數位訊號處理之指令型態時，則係選擇另一相應之處理器模式的執行區根據指令執行資料運算。於此，執行程式控制之執行區可為精簡指令集處理器模式，而執行資料運算之執行區可為數位訊號處理器模式。
本發明揭露一種整合式單核心、多模式處理器，可以單一指令流來達成程式的執行，其中此指令流具有複數個指令，並且於此些指令中具有一種以上之指令型態。此處理器包括：複數個處理區塊，用以根據每一指令之指令型態而選擇性執行指令，其分別為不同之處理器模式，並分別具有複數個暫存器組用以選擇性根據指令型態而儲存處理之資料；其中，此些處理區塊係根據每一指令之指令型態而由此些處理區塊中之一來執行指令。
此外，此些處理區塊可包括：一第一處理區塊和一第二處理區塊。第一和第二處理區塊係根據每一指令之指令型態而以第一和第二處理區塊中之一執行指令，其中，於第一和第二處理區塊中存有一共用區塊，用以根據指令進行資料處理。
再者，此共用區塊可包括：複數個功能單元和一個以上之共用暫存器組。功能單元係用以根據指令進行資料處理，而共用暫存器組則係用以作為一資料交換區域。
此外，第一處理區塊可為一精簡指令集處理器模式之處理區塊，而第二處理區塊可為一數位訊號處理器模式之處理區塊。並且，此數位訊號處理更可為一多指令槽(multi－issue)之數位訊號處理器，而第二處理區塊中可相對設置額外之暫存器。
有關本發明的特徵與實作，茲配合圖示作最佳實施例詳細說明如下。
简体摘要：一种集成式宏内核、多模式处理器及其指令运行方法，主要系可以单一指令流运行进程，并且此指令流内可任意混合不同种类型态之指令。运行此指令流时，处理器架构借由所截取的指令型态改变处理器之工作模式，以达成进程的运行。 A unified single-core ＆ multi-mode processor and its program execution method are provided. In an embodiment of this processor, a single instruction stream has different types of instructions randomly arranged in thereof. The processor switches its modes based on the type of a fetched instruction to execute the program corresponding to the fetched instruction. 【创作特点】鉴于以上的问题，本发明的主要目的在于提供一种集成式宏内核、多模式处理器及其指令运行方法，借以解泱先前技术所存在之诸多问题与限制。本发明所揭露的集成式宏内核、多模式处理器及其指令运行方法，系可以单一指令流来运行进程，并依各指令之型态切换成相应之工作模式，借以进行数据处理。因此，为达上述目的，本发明所揭露之集成式宏内核、多模式处理器之指令运行方法，包括下列步骤：首先，接收一指令流，其具有复数个指令并且于此些指令中具有一种以上之指令型态；接着，依序运行指令流中之每一指令。其中，每一指令系依据下列步骤运行：先辨识指令中之一识别算子，以得知指令所属之指令型态；再根据指令型态于复数个运行区选择具相应之处理器模式的一运行区，其中此些运行区分别系为不同之处理器模式，且于此些运行区中具有一共享区；最后，借由选择之运行区根据指令运行数据处理。借由反复运行此三步骤以依序处理指令流中之指令，直至完成此指令流之数据处理。其中，指令型态可包括：一精简指令集之指令型态和一数码信号处理之指令型态；相对地，运行区则包括一精简指令集处理器模式之运行区和一数码信号处理器模式之运行区。其中，当辨识得知之指令型态系为精简指令集之指令型态时，则选择相应之处理器模式的运行区以根据指令运行程控；反之，当辨识得知之指令型态系为数码信号处理之指令型态时，则系选择另一相应之处理器模式的运行区根据指令运行数据运算。于此，运行程控之运行区可为精简指令集处理器模式，而运行数据运算之运行区可为数码信号处理器模式。本发明揭露一种集成式宏内核、多模式处理器，可以单一指令流来达成进程的运行，其中此指令流具有复数个指令，并且于此些指令中具有一种以上之指令型态。此处理器包括：复数个处理区块，用以根据每一指令之指令型态而选择性运行指令，其分别为不同之处理器模式，并分别具有复数个寄存器组用以选择性根据指令型态而存储处理之数据；其中，此些处理区块系根据每一指令之指令型态而由此些处理区块中之一来运行指令。此外，此些处理区块可包括：一第一处理区块和一第二处理区块。第一和第二处理区块系根据每一指令之指令型态而以第一和第二处理区块中之一运行指令，其中，于第一和第二处理区块中存有一共享区块，用以根据指令进行数据处理。再者，此共享区块可包括：复数个功能单元和一个以上之共享寄存器组。功能单元系用以根据指令进行数据处理，而共享寄存器组则系用以作为一数据交换区域。此外，第一处理区块可为一精简指令集处理器模式之处理区块，而第二处理区块可为一数码信号处理器模式之处理区块。并且，此数码信号处理更可为一多指令槽(multi－issue)之数码信号处理器，而第二处理区块中可相对设置额外之寄存器。有关本发明的特征与实作，兹配合图标作最佳实施例详细说明如下。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式