专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

TWI620197B 記憶體裝置以及在此記憶體裝置中執行存取操作的方法有权
简体标题：内存设备以及在此内存设备中运行存取操作的方法
公开(公告)号：TWI620197B
公开(公告)日：2018-04-01
申请号：TW103125130
申请日：2014-07-22
申请人： ARM股份有限公司 , ARM LIMITED
发明人：麥提百卡斯 , MAITI, BIKAS , 鍾怡康 , CHONG, YEW KEONG , 金凱德馬丁傑 , KINKADE, MARTIN JAY
IPC分类号： G11C7/22 , G11C8/08
CPC分类号： G11C7/22 , G11C5/148 , G11C7/227 , G11C11/419

12. 发明专利

TWI603329B 改善半導體記憶體之讀取穩定性有权
简体标题：改善半导体内存之读取稳定性
公开(公告)号：TWI603329B
公开(公告)日：2017-10-21
申请号：TW100144690
申请日：2011-12-05
申请人： ARM股份有限公司 , ARM LIMITED
发明人：伊剛濟薩青薩帝許 , IDGUNJI, SACHIN SATISH , 賈傑沃爾漢門吉烏瑪肯特 , GAJJEWAR, HEMANGI UMAKANT , 舒培文生菲利浦 , SCHUPPE, VINCENT PHILIPPE , 鍾怡康 , CHONG, YEW KEONG , 陳信宇 , CHEN, HSIN YU
IPC分类号： G11C11/413
CPC分类号： G11C7/222 , G11C8/08 , G11C8/10 , G11C8/16 , G11C11/41 , G11C11/412 , G11C11/413 , G11C11/418 , G11C11/419

13. 发明专利

TWI600011B 用於控制存取信號之電壓層級以減少半導體記憶體中之存取干擾的方法、裝置、構件及電腦程式產品有权
简体标题：用于控制存取信号之电压层级以减少半导体内存中之存取干扰的方法、设备、构件及电脑进程产品
公开(公告)号：TWI600011B
公开(公告)日：2017-09-21
申请号：TW102114617
申请日：2013-04-24
申请人： ARM股份有限公司 , ARM LIMITED
发明人：尙姆甘亞瑪蘭斯 , SHANMUGAM, AMARANTH , 麥提百卡斯 , MAITI, BIKAS , 史庫皮文森菲利普 , SCHUPPE, VINCENT PHILLIPPE , 陳信宇 , CHEN, HSIN YU , 鍾怡康 , CHONG, YEW KEONG , 金凱德馬丁傑 , KINKADE, MARTIN JAY
IPC分类号： G11C11/412
CPC分类号： G11C7/02 , G11C8/08 , G11C11/418

14. 发明专利

TW201515006A 記憶體裝置與操作該記憶體裝置之方法审中-公开
简体标题：内存设备与操作该内存设备之方法
公开(公告)号：TW201515006A
公开(公告)日：2015-04-16
申请号：TW103131183
申请日：2014-09-10
申请人： ARM股份有限公司 , ARM LIMITED
发明人：鄭波 , ZHENG, BO , 權正泰 , KWON, JUNGTAE , 揚葛斯 , YEUNG, GUS , 鍾怡康 , CHONG, YEW KEONG
IPC分类号： G11C7/12 , G11C7/22
CPC分类号： G11C7/12 , G11C7/1096
摘要：本發明提供記憶體裝置與操作該記憶體裝置之方法，該記憶體裝置具有連接至核心電壓位準之記憶體單元陣列，及用以執行寫入操作以便將資料寫入該陣列內複數個定址記憶體單元中之存取電路系統，該存取電路系統接收核心電壓位準及小於核心電壓位準之週邊電壓位準兩者。在陣列內，每一列連接至關連字線，每一行連接至至少一個關連位元線，及行經排列為複數個行組，每一行組包含複數個行。在執行寫入操作之前將至少一個位元線預充電至週邊電壓位準，該位元線與包含定址記憶體單元之至少每一行關連。然後，字線驅動器電路系統經配置以判定在與包含定址記憶體單元之陣列的列關連之字線上之字線信號處於核心電壓位準，且此外，寫入多工驅動器電路系統判定至寫入多工電路系統之多工控制信號處於核心電壓位準，然後，寫入多工電路系統依據多工控制信號將每一定址記憶體單元之至少一個位元線耦接至寫入驅動器電路系統，多工控制信號辨識每一行組中哪一行包含定址記憶體單元。隨後，此舉容許寫入驅動器電路系統在寫入操作期間控制每一定址記憶體單元之至少一個位元線上之電壓，以便將所需寫入資料儲存至定址記憶體單元內。已發現，當核心電壓域與週邊電壓域之間的差異相對較大時(例如具有400mV之形式)，該方法保持充足的寫入邊際，同時，當與已知先前技術技藝相比時，亦降低功率消耗。
简体摘要：本发明提供内存设备与操作该内存设备之方法，该内存设备具有连接至内核电压位准之内存单元数组，及用以运行写入操作以便将数据写入该数组内复数个寻址内存单元中之存取电路系统，该存取电路系统接收内核电压位准及小于内核电压位准之周边电压位准两者。在数组内，每一列连接至关连字线，每一行连接至至少一个关连比特线，及行经排列为复数个行组，每一行组包含复数个行。在运行写入操作之前将至少一个比特线预充电至周边电压位准，该比特线与包含寻址内存单元之至少每一行关连。然后，字线驱动器电路系统经配置以判定在与包含寻址内存单元之数组的列关连之字在线之字线信号处于内核电压位准，且此外，写入多任务驱动器电路系统判定至写入多任务电路系统之多任务控制信号处于内核电压位准，然后，写入多任务电路系统依据多任务控制信号将每一寻址内存单元之至少一个位元线耦接至写入驱动器电路系统，多任务控制信号辨识每一行组中哪一行包含寻址内存单元。随后，此举容许写入驱动器电路系统在写入操作期间控制每一寻址内存单元之至少一个比特在线之电压，以便将所需写入数据存储至寻址内存单元内。已发现，当内核电压域与周边电压域之间的差异相对较大时(例如具有400mV之形式)，该方法保持充足的写入边际，同时，当与已知先前技术技艺相比时，亦降低功率消耗。

15. 发明专利

TW201511027A 記憶體裝置中之記憶體存取控制审中-公开
简体标题：内存设备中之内存存取控制
公开(公告)号：TW201511027A
公开(公告)日：2015-03-16
申请号：TW103124934
申请日：2014-07-21
申请人： ARM股份有限公司 , ARM LIMITED
发明人：席亞卡拉詹蘇力蘭 , THYAGARAJAN, SRIRAM , 鍾怡康 , CHONG, YEW KEONG , 陳旺坤 , CHEN, ANDY WANGKUN , 揚葛斯 , YEUNG, GUS
IPC分类号： G11C7/12 , G11C8/08
CPC分类号： G11C8/08 , G11C7/10 , G11C8/06
摘要：記憶體裝置包含經佈置為複數個列位元格及複數行位元格之位元格陣列，且具有複數個字線及複數個讀出通道。控制單元經配置以控制對該位元格陣列的存取，其中響應指定記憶體位址之記憶體存取請求，該控制單元經配置以激活一經所選字線且激活該等複數個讀出通道，且存取該陣列中儲存資料字且由該記憶體位址定址之一列位元格。該資料字由位於各列位元格中大量位元格給定之大量資料位元組成。該控制單元進一步經配置以響應掩蔽信號，且在已接收該記憶體存取請求時確定該掩蔽信號時，該控制單元經配置以僅激活該所選字線之一部分及該等複數個讀出通道之一部分，以使得僅存取該資料字之一部分。
简体摘要：内存设备包含经布置为复数个列比特格及复数行比特格之比特格数组，且具有复数个字线及复数个读出信道。控制单元经配置以控制对该比特格数组的存取，其中响应指定内存位址之内存存取请求，该控制单元经配置以激活一经所选字线且激活该等复数个读出信道，且存取该数组中存储数据字且由该内存位址寻址之一列比特格。该数据字由位于各列比特格中大量比特格给定之大量数据字节成。该控制单元进一步经配置以响应掩蔽信号，且在已接收该内存存取请求时确定该掩蔽信号时，该控制单元经配置以仅激活该所选字线之一部分及该等复数个读出信道之一部分，以使得仅存取该数据字之一部分。

16. 发明专利

TW201203272A 積體電路記憶體之功率控制 POWER CONTROL OF AN INTEGRATED CIRCUIT MEMORY 审中-公开
简体标题：集成电路内存之功率控制 POWER CONTROL OF AN INTEGRATED CIRCUIT MEMORY
公开(公告)号：TW201203272A
公开(公告)日：2012-01-16
申请号：TW100116403
申请日：2011-05-10
申请人： ARM股份有限公司
发明人：金凱德馬丁傑 , 揚葛斯 , 鍾怡康
IPC分类号： G11C
CPC分类号： G11C5/14
摘要：茲揭示一種積體電路記憶體10、20具有時脈控制電路36，其回應一時脈訊號CLK及一晶片致能訊號CEN，來產生控制訊號，控制訊號用於在該晶片致能訊號CEN指示該積體電路記憶體10、20為致能(enabled)時，控制該積體電路記憶體10對該時脈訊號CLK做出反應。在該晶片致能訊號CEN指示該積體電路記憶體10、20為去能(disabled)時，電源控制電路38用於將該積體電路記憶體10、20之諸部份(諸如字元線驅動電路24、感測放大器22及緩衝電路30)由操作狀態轉換至一低功率狀態。當該晶片致能訊號CEN啟動該積體電路記憶體10、20時，該電源控制電路38將在低功率狀態下的該等部份24、22、30轉換回該操作狀態。
简体摘要：兹揭示一种集成电路内存10、20具有时脉控制电路36，其回应一时脉信号CLK及一芯片致能信号CEN，来产生控制信号，控制信号用于在该芯片致能信号CEN指示该集成电路内存10、20为致能(enabled)时，控制该集成电路内存10对该时脉信号CLK做出反应。在该芯片致能信号CEN指示该集成电路内存10、20为去能(disabled)时，电源控制电路38用于将该集成电路内存10、20之诸部份(诸如字符线驱动电路24、传感放大器22及缓冲电路30)由操作状态转换至一低功率状态。当该芯片致能信号CEN启动该集成电路内存10、20时，该电源控制电路38将在低功率状态下的该等部份24、22、30转换回该操作状态。

17. 发明专利

TW201131571A 在記憶體中支援掃描功能 SUPPORTING SCAN FUNCTIONS WITHIN MEMORIES 审中-公开
简体标题：在内存中支持扫描功能 SUPPORTING SCAN FUNCTIONS WITHIN MEMORIES
公开(公告)号：TW201131571A
公开(公告)日：2011-09-16
申请号：TW099131658
申请日：2010-09-17
申请人： ARM股份有限公司
发明人：鍾怡康 , 揚葛斯 , 霍克塞保羅戴倫 , 休斯保羅斯坦利 , 瓦戈納加里羅伯特
IPC分类号： G11C
CPC分类号： G11C29/32 , G11C2029/3202
摘要：本發明揭示一種記憶體,包含:一儲存陣列,用於儲存資料;和存取電路,用於傳輸資料到該儲存陣列且從該儲存陣列傳輸資料。該存取電路形成一資料路徑,用於將資料輸入和輸出到該儲存陣列。該存取電路包含:一鎖存器,其經組態以回應一第一時脈信號的一第一相位來進行鎖存,和一另一鎖存器,其經組態以回應一第二時脈信號的一第二相位來進行鎖存,該另一鎖存器包含:一輸出鎖存器,用於從該儲存陣列輸出該資料,且該第一時脈信號和第二時脈信號是互相同步的。該記憶體進一步包含:一多工器、一掃描輸入(scan input)和一掃描致能輸入(scan enable input),回應該掃描致能輸入處的一設置掃描致能信號以形成一掃描路徑的該多工器包含:該鎖存器和另一鎖存器,其連接在一起從而形成一主從正反器,以使得當該掃描致能信號被設置時,該掃描輸入處輸入的掃描資料通過該主從正反器而不通過該儲存陣列,且由該輸出鎖存器來輸出。
简体摘要：本发明揭示一种内存,包含:一存储数组,用于存储数据;和存取电路,用于传输数据到该存储数组且从该存储数组传输数据。该存取电路形成一数据路径,用于将数据输入和输出到该存储数组。该存取电路包含:一锁存器,其经组态以回应一第一时脉信号的一第一相位来进行锁存,和一另一锁存器,其经组态以回应一第二时脉信号的一第二相位来进行锁存,该另一锁存器包含:一输出锁存器,用于从该存储数组输出该数据,且该第一时脉信号和第二时脉信号是互相同步的。该内存进一步包含:一多任务器、一扫描输入(scan input)和一扫描致能输入(scan enable input),回应该扫描致能输入处的一设置扫描致能信号以形成一扫描路径的该多任务器包含:该锁存器和另一锁存器,其连接在一起从而形成一主从正反器,以使得当该扫描致能信号被设置时,该扫描输入处输入的扫描数据通过该主从正反器而不通过该存储数组,且由该输出锁存器来输出。

18. 发明专利

TWI633423B 具有複數個操作模式的記憶體及其操作方法有权
简体标题：具有复数个操作模式的内存及其操作方法
公开(公告)号：TWI633423B
公开(公告)日：2018-08-21
申请号：TW103120874
申请日：2014-06-17
申请人： ARM股份有限公司 , ARM LIMITED
发明人：陳旺坤 , CHEN, ANDY WANGKUN , 鍾怡康 , CHONG, YEW KEONG , 席亞卡拉詹蘇力蘭 , THYAGARAJAN, SRIRAM , 揚葛斯 , YEUNG, GUS
IPC分类号： G06F1/32 , G11C5/14 , G11C8/08

19. 发明专利

TWI622994B 使用寫入輔助電壓增壓之記憶體電路有权
简体标题：使用写入辅助电压增压之内存电路
公开(公告)号：TWI622994B
公开(公告)日：2018-05-01
申请号：TW103137051
申请日：2014-10-27
申请人： ARM股份有限公司 , ARM LIMITED
发明人：陳安迪望昆 , CHEN, ANDY WANGKUN , 鍾怡康 , CHONG, YEW KEONG , 揚葛斯 , YEUNG, GUS , 鄭波 , ZHENG, BO , 拉鐵摩爾喬治 , LATTIMORE, GEORGE
IPC分类号： G11C7/12 , G11C8/08

20. 发明专利

TWI600019B 記憶體裝置與在該記憶體裝置內執行讀取操作之方法有权
简体标题：内存设备与在该内存设备内运行读取操作之方法
公开(公告)号：TWI600019B
公开(公告)日：2017-09-21
申请号：TW102128677
申请日：2013-08-09
申请人： ARM股份有限公司 , ARM LIMITED
发明人：鍾怡康 , CHONG, YEW KEONG , 曼格桑傑 , MANGAL, SANJAY
IPC分类号： G11C16/06 , G11C7/22
CPC分类号： G11C7/12 , G11C5/025 , G11C7/02 , G11C7/06 , G11C7/10 , G11C7/1048 , G11C7/222 , G11C11/409 , G11C11/419

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式