专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

TW200845369A 偏壓一多階胞記憶體的方法 METHODS OF BIASING A MULTI-LEVEL-CELL MEMORY 审中-公开
简体标题：偏压一多阶胞内存的方法 METHODS OF BIASING A MULTI-LEVEL-CELL MEMORY
公开(公告)号：TW200845369A
公开(公告)日：2008-11-16
申请号：TW096116338
申请日：2007-05-08
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I
IPC分类号： H01L
CPC分类号： G11C11/5671 , G11C16/0475 , G11C16/0483 , G11C16/3404 , G11C16/3413
摘要：本發明係有關於對一多階細胞記憶裝置施加雙側偏壓之方法,此記憶裝置包括一反及閘陣列其包括複數個電荷捕捉記憶胞。一記憶裝置係以一雙側偏壓電子注入技術進行程式化,並以一雙側偏壓電洞注入技術進行抹除。每一電荷捕捉記憶胞包括2^n個邏輯狀態,例如四個二位元邏輯狀態包括00邏輯狀態、01邏輯狀態、10邏輯狀態與11邏輯狀態。此記憶裝置可以利用可變雙側偏壓(Vd/Vs)或一可變閘極偏壓Vg,而以雙側偏壓多階細胞程式化方法進行程式化。
简体摘要：本发明系有关于对一多阶细胞记忆设备施加双侧偏压之方法,此记忆设备包括一反及闸数组其包括复数个电荷捕捉记忆胞。一记忆设备系以一双侧偏压电子注入技术进行进程化,并以一双侧偏压电洞注入技术进行抹除。每一电荷捕捉记忆胞包括2^n个逻辑状态,例如四个二比特逻辑状态包括00逻辑状态、01逻辑状态、10逻辑状态与11逻辑状态。此记忆设备可以利用可变双侧偏压(Vd/Vs)或一可变闸极偏压Vg,而以双侧偏压多阶细胞进程化方法进行进程化。

12. 发明专利

TW200841458A 記憶體結構及其操作方法 MEMORY STRUCTURE AND OPERATING METHOD THEREOF 审中-公开
简体标题：内存结构及其操作方法 MEMORY STRUCTURE AND OPERATING METHOD THEREOF
公开(公告)号：TW200841458A
公开(公告)日：2008-10-16
申请号：TW096113183
申请日：2007-04-14
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I
IPC分类号： H01L
摘要：一種記憶體結構,包括基底、電荷捕捉層、阻擋層、導體層及兩個摻雜區。電荷捕捉層配置於基底上。阻擋層配置於電荷捕捉層上。導體層配置於阻擋層上。摻雜區分別配置於導體層兩側的基底中。
简体摘要：一种内存结构,包括基底、电荷捕捉层、阻挡层、导体层及两个掺杂区。电荷捕捉层配置于基底上。阻挡层配置于电荷捕捉层上。导体层配置于阻挡层上。掺杂区分别配置于导体层两侧的基底中。

13. 发明专利

TWI297499B 藉由單邊讀取架構識別程式化及抹除記憶胞中之邏輯資訊之方法 METHOD OF IDENTIFYING LOGICAL INFORMATION IN A PROGRAMMING AND ERASING CELL BY ON-SIDE READING SCHEME 有权
简体标题：借由单边读取架构识别进程化及抹除记忆胞中之逻辑信息之方法 METHOD OF IDENTIFYING LOGICAL INFORMATION IN A PROGRAMMING AND ERASING CELL BY ON-SIDE READING SCHEME
公开(公告)号：TWI297499B
公开(公告)日：2008-06-01
申请号：TW094105499
申请日：2005-02-23
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I , 李明修 LEE, MING HSIU , 徐子軒 HSU, TZU HSUAN
IPC分类号： G11C
CPC分类号： G11C16/0475
摘要：一種於記憶胞中識別邏輯資訊的方法,尤其是一種單邊讀取架構之藉由熱電洞注入氮化物電子儲存層以程式化(programming by hot hole injection nitride electron storage, PHINES)記憶胞。此方法包括以下步驟:藉由增加一局部臨界電壓至一特定値以抹除PHINES記憶胞之第一儲存電荷區和第二儲存電荷區;藉由熱電洞注入以程式化PHINES記憶胞之第一儲存電荷區和第二儲存電荷區中至少其中一個儲存電荷區;藉由測量第一儲存電荷區和第二儲存電荷區之一之輸出電流,以讀取PHINES記憶胞之邏輯狀態。其中,第一儲存電荷區和第二儲存電荷區中儲存不同的熱電洞量之間的作用造成不同的輸出電流量,以使PHINES記憶胞之邏輯狀態可藉由單邊讀取架構判斷。
简体摘要：一种于记忆胞中识别逻辑信息的方法,尤其是一种单边读取架构之借由热电洞注入氮化物电子存储层以进程化(programming by hot hole injection nitride electron storage, PHINES)记忆胞。此方法包括以下步骤:借由增加一局部临界电压至一特定値以抹除PHINES记忆胞之第一存储电荷区和第二存储电荷区;借由热电洞注入以进程化PHINES记忆胞之第一存储电荷区和第二存储电荷区中至少其中一个存储电荷区;借由测量第一存储电荷区和第二存储电荷区之一之输出电流,以读取PHINES记忆胞之逻辑状态。其中,第一存储电荷区和第二存储电荷区中存储不同的热电洞量之间的作用造成不同的输出电流量,以使PHINES记忆胞之逻辑状态可借由单边读取架构判断。

14. 发明专利

TW200810029A 降低記憶裝置中第二位元效應之裝置及其操作方法 DEVICE AND OPERATION METHODS FOR REDUCING BIT EFFECT IN MEMORY DEVICE 审中-公开
简体标题：降低记忆设备中第二比特效应之设备及其操作方法 DEVICE AND OPERATION METHODS FOR REDUCING BIT EFFECT IN MEMORY DEVICE
公开(公告)号：TW200810029A
公开(公告)日：2008-02-16
申请号：TW096100096
申请日：2007-01-02
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：徐子軒 HSU, TZU HSUAN , 吳昭誼 WU, CHAO I , 賴二琨 LAI, ERH KUN
IPC分类号： H01L , G11C
CPC分类号： G11C16/0475 , G11C16/0483 , H01L29/4234 , H01L29/7923
摘要：本發明提供一種操作一半導體記憶裝置的方法,其中該半導體記憶裝置具有第一和第二位元線、一閘極、一絕緣層和一基板,且該方法包括將第一、第二和第三偏壓分別施加到該第一位元線、第二位元線和該閘極,以促使載子從該閘極至該絕緣層,其中該載子具有與該基板中的多數載子(majority)相同的導電型,以從而降低該半導體記憶裝置的臨限電壓。
简体摘要：本发明提供一种操作一半导体记忆设备的方法,其中该半导体记忆设备具有第一和第二比特线、一闸极、一绝缘层和一基板,且该方法包括将第一、第二和第三偏压分别施加到该第一比特线、第二比特线和该闸极,以促使载子从该闸极至该绝缘层,其中该载子具有与该基板中的多数载子(majority)相同的导电型,以从而降低该半导体记忆设备的临限电压。

15. 发明专利

TW200805378A 擴展第二位元操作裕度的記憶體結構 MEMORY STRUCTURES FOR EXPANDING A SECOND BIT OPERATION WINDOW 审中-公开
简体标题：扩展第二比特操作裕度的内存结构 MEMORY STRUCTURES FOR EXPANDING A SECOND BIT OPERATION WINDOW
公开(公告)号：TW200805378A
公开(公告)日：2008-01-16
申请号：TW095124103
申请日：2006-07-03
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I
IPC分类号： G11C
摘要：本發明描述用於在具有多個記憶胞的電荷陷入記憶體中增大記憶體操作裕度的方法和結構,前述多個記憶胞中每一記憶胞能夠儲存多個位元。在本發明的第一觀點,描述在單一記憶胞二位元的記憶體中增大記憶體操作裕度的第一方法,其透過施加正閘極電壓+Vg將記憶胞抹除為負電壓準位來進行。或者,將負閘極電壓-Vg施加到前述單一記憶胞二位元的記憶體以便將記憶胞抹除為負電壓準位。增大記憶體操作裕度的第二方法是將記憶胞抹除為低於初始臨界電壓準位的電壓準位。這兩種抹除方法可在程式化步驟之前(即,預程式化抹除操作)或在程式化步驟之後(即,後程式化抹除操作)實施。
简体摘要：本发明描述用于在具有多个记忆胞的电荷陷入内存中增大内存操作裕度的方法和结构,前述多个记忆胞中每一记忆胞能够存储多个比特。在本发明的第一观点,描述在单一记忆胞二比特的内存中增大内存操作裕度的第一方法,其透过施加正闸极电压+Vg将记忆胞抹除为负电压准位来进行。或者,将负闸极电压-Vg施加到前述单一记忆胞二比特的内存以便将记忆胞抹除为负电压准位。增大内存操作裕度的第二方法是将记忆胞抹除为低于初始临界电压准位的电压准位。这两种抹除方法可在进程化步骤之前(即,预进程化抹除操作)或在进程化步骤之后(即,后进程化抹除操作)实施。

16. 发明专利

TWI267989B 包含埋藏快閃記憶體的記憶體結構之系統及方法 SYSTEMS AND METHODS FOR MEMORY STRUCTURE COMPRISING EMBEDDED FLASH MEMORY 有权
简体标题：包含埋藏闪存的内存结构之系统及方法 SYSTEMS AND METHODS FOR MEMORY STRUCTURE COMPRISING EMBEDDED FLASH MEMORY
公开(公告)号：TWI267989B
公开(公告)日：2006-12-01
申请号：TW094141600
申请日：2005-11-25
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I
IPC分类号： H01L
CPC分类号： H01L29/7923 , H01L21/8221 , H01L27/0688 , H01L27/115 , H01L27/11568 , H01L27/11578
摘要：一種結合多個嵌入式快閃記憶體的一記憶體結構。這些快閃記憶體可以用於如錯誤校正細胞或備用記憶體或額外記憶體細胞。一種實施例來說，快閃記憶體細胞堆疊在快閃記憶體細胞的頂部，且這些快閃記憶體細胞共用一閘極層。另一種實施例來說，這些對堆疊的快閃記憶體細胞互相堆疊，且每一對以一絕緣氧化層絕緣。另一種實施例來說，這些對堆疊的快閃記憶體細胞以未絕緣的配置互相堆疊。
简体摘要：一种结合多个嵌入式闪存的一内存结构。这些闪存可以用于如错误校正细胞或备用内存或额外内存细胞。一种实施例来说，闪存细胞堆栈在闪存细胞的顶部，且这些闪存细胞共享一闸极层。另一种实施例来说，这些对堆栈的闪存细胞互相堆栈，且每一对以一绝缘氧化层绝缘。另一种实施例来说，这些对堆栈的闪存细胞以未绝缘的配置互相堆栈。

17. 发明专利

TWI267860B 非揮發性記憶體的操作方法 METHOD OF OPERATING NON-VOLATILE MEMORY DEVICE 有权
简体标题：非挥发性内存的操作方法 METHOD OF OPERATING NON-VOLATILE MEMORY DEVICE
公开(公告)号：TWI267860B
公开(公告)日：2006-12-01
申请号：TW094126164
申请日：2005-08-02
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I , 李明修 LEE, MING HSIU
IPC分类号： G11C
摘要：一種非揮發性記憶體的操作方法，其中此非揮發性記憶體至少具有依序堆疊的穿隧介電層、電荷陷入層、介電層與閘極導體層所形成的閘極結構以及源極區與汲極區，此操作方法在抹除非揮發性記憶體時，對非揮發性記憶體照射紫外光以使電子注入電荷陷入層以抹除非揮發性記憶體，以及在程式化非揮發性記憶體時，對閘極導體層施加負電壓以及對汲極施加正電壓，以利用頻帶間引發熱電洞注入法程式化非揮發性記憶體。
简体摘要：一种非挥发性内存的操作方法，其中此非挥发性内存至少具有依序堆栈的穿隧介电层、电荷陷入层、介电层与闸极导体层所形成的闸极结构以及源极区与汲极区，此操作方法在抹除非挥发性内存时，对非挥发性内存照射紫外光以使电子注入电荷陷入层以抹除非挥发性内存，以及在进程化非挥发性内存时，对闸极导体层施加负电压以及对汲极施加正电压，以利用频带间引发热电洞注入法进程化非挥发性内存。

18. 发明专利

TWI261839B 多階氮化矽唯讀記憶胞的程式化方法 A METHOD FOR PROGRAMMING MULTI-LEVEL NITRIDE READ-ONLY MEMORY CELLS 有权
简体标题：多阶氮化硅唯读记忆胞的进程化方法 A METHOD FOR PROGRAMMING MULTI-LEVEL NITRIDE READ-ONLY MEMORY CELLS
公开(公告)号：TWI261839B
公开(公告)日：2006-09-11
申请号：TW094100036
申请日：2005-01-03
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：龍翔瀾 LUNG, HSIANG LAN , 吳昭誼 WU, CHAO I
IPC分类号： G11C
摘要：一種在氮化矽唯讀記憶胞(nitride read-only memory cell)程式化資料區(data region)的方法。在已抹除狀態下(erased state)，氮化矽唯讀記憶胞展示一低臨界電壓(threshold voltage)Vt值。要被程式化到最高臨界電壓 Vt值的資料區，首先被程式化。氮化矽唯讀記憶胞中剩下的資料區，按照它們臨界電壓Vt值遞減的次序，先後被程式化。對這樣一個氮化矽唯讀記憶胞，即在已抹除狀態下，展示一高臨界電壓Vt值的，其要被程式化到最低臨界電壓Vt值的資料區，首先被程式化，餘下的資料區，按照它們臨界電壓Vt值遞增的次序，先後被程式化。
简体摘要：一种在氮化硅唯读记忆胞(nitride read-only memory cell)进程化数据区(data region)的方法。在已抹除状态下(erased state)，氮化硅唯读记忆胞展示一低临界电压(threshold voltage)Vt值。要被进程化到最高临界电压 Vt值的数据区，首先被进程化。氮化硅唯读记忆胞中剩下的数据区，按照它们临界电压Vt值递减的次序，先后被进程化。对这样一个氮化硅唯读记忆胞，即在已抹除状态下，展示一高临界电压Vt值的，其要被进程化到最低临界电压Vt值的数据区，首先被进程化，余下的数据区，按照它们临界电压Vt值递增的次序，先后被进程化。

19. 发明专利

TWI261837B 電荷陷入式記憶胞的操作方法以及電荷陷入式積體電路 METHOD OF OPERATING CHANRGE-TRAPPING MEMORY CELL AND CHARGE-TRAPPING INTEGRATED CIRCUIT 有权
简体标题：电荷陷入式记忆胞的操作方法以及电荷陷入式集成电路 METHOD OF OPERATING CHANRGE-TRAPPING MEMORY CELL AND CHARGE-TRAPPING INTEGRATED CIRCUIT
公开(公告)号：TWI261837B
公开(公告)日：2006-09-11
申请号：TW094100596
申请日：2005-01-10
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I
IPC分类号： G11C
摘要：一種具有可儲存多數個位元的電荷陷入結構的記憶胞。一個高臨界偏壓配置會施加在記憶胞的電荷陷入結構的一部分上，以儲存一高臨界狀態，而且一個低臨界偏壓配置會施加在電荷陷入結構的其他部分上，以提昇其臨界電壓來儲存一低臨界狀態，但並不超過低臨界狀態的最高臨界電壓，藉以降低記憶胞不同部分之間的讀取干擾效應。在另一個電荷陷入式記憶胞中，當一個高臨界偏壓配置施加在記憶胞上，以儲存一較高臨界狀態時，該偏壓配置係試圖使記憶胞的電荷陷入結構的所有部分儲存一較高臨界狀態。當一個低臨界偏壓配置施加在記憶胞上，以儲存一較低臨界狀態時，該偏壓配置係試圖使記憶胞的電荷陷入結構的所有部分儲存一較低臨界狀態，但並不超過低臨界狀態的最高臨界電壓。在又另一個電荷陷入式記憶胞中，在記憶胞上會施加一偏壓配置，使電荷陷入結構的多數個位元可儲存一較低臨界狀態，並且接下來再施加一偏壓配置，以提昇對應於記憶胞的電荷陷入結構部分的臨界電壓，但並不超過低臨界狀態的最高臨界電壓，藉以降低記憶胞不同部分之間的讀取干擾效應。
简体摘要：一种具有可存储多数个比特的电荷陷入结构的记忆胞。一个高临界偏压配置会施加在记忆胞的电荷陷入结构的一部分上，以存储一高临界状态，而且一个低临界偏压配置会施加在电荷陷入结构的其他部分上，以提升其临界电压来存储一低临界状态，但并不超过低临界状态的最高临界电压，借以降低记忆胞不同部分之间的读取干扰效应。在另一个电荷陷入式记忆胞中，当一个高临界偏压配置施加在记忆胞上，以存储一较高临界状态时，该偏压配置系试图使记忆胞的电荷陷入结构的所有部分存储一较高临界状态。当一个低临界偏压配置施加在记忆胞上，以存储一较低临界状态时，该偏压配置系试图使记忆胞的电荷陷入结构的所有部分存储一较低临界状态，但并不超过低临界状态的最高临界电压。在又另一个电荷陷入式记忆胞中，在记忆胞上会施加一偏压配置，使电荷陷入结构的多数个比特可存储一较低临界状态，并且接下来再施加一偏压配置，以提升对应于记忆胞的电荷陷入结构部分的临界电压，但并不超过低临界状态的最高临界电压，借以降低记忆胞不同部分之间的读取干扰效应。

20. 发明专利

TW200529234A 控制氮化物唯讀記憶胞之啓始電壓的方法 METHOD OF CONTROLLING THRESHOLD VOLTAGE OF NRON CELL 审中-公开
简体标题：控制氮化物唯读记忆胞之启始电压的方法 METHOD OF CONTROLLING THRESHOLD VOLTAGE OF NRON CELL
公开(公告)号：TW200529234A
公开(公告)日：2005-09-01
申请号：TW093138545
申请日：2004-12-13
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I
IPC分类号： G11C
CPC分类号： G11C16/0475
摘要：一種具有單側讀取之雙側程式化的方法，此方法提供具有不同儲存電荷量的氮化矽唯讀記憶胞，並利用雙位元間不同的交互作用控制啟始電壓的操作窗。由於氮化矽唯讀記憶體之啟始電壓操作窗的增加，並藉由左位元、右位元、電荷量以及其雙位元的電荷位置的組合，可使氮化矽唯讀記憶達到2位元、4位元、8位元與16位元的記憶狀態。
简体摘要：一种具有单侧读取之双侧进程化的方法，此方法提供具有不同存储电荷量的氮化硅唯读记忆胞，并利用双比特间不同的交互作用控制启始电压的操作窗。由于氮化硅唯读内存之启始电压操作窗的增加，并借由左比特、右比特、电荷量以及其双比特的电荷位置的组合，可使氮化硅唯读记忆达到2比特、4比特、8比特与16比特的记忆状态。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式