专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200802860A 半導體製程中電荷監測之裝置及方法 CHARGE MONITORING DEVICES AND METHODS FOR SEMICONDUCTOR MANUFACTURING 审中-公开
简体标题：半导体制程中电荷监测之设备及方法 CHARGE MONITORING DEVICES AND METHODS FOR SEMICONDUCTOR MANUFACTURING
公开(公告)号：TW200802860A
公开(公告)日：2008-01-01
申请号：TW095124000
申请日：2006-06-30
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO-I , 李明修 LEE, MING HSIU
IPC分类号： H01L
CPC分类号： H01L29/7923 , H01L29/66833
摘要：本發明提供一電荷監測元件,用於半導體製造過程中監測其電荷效應。在本發明之第一目的中,一電荷儲存金氧半(MOS)記憶體結構,包含一基板,一氧化物-氮化物-氧化物結構,其覆蓋基板之一上表面,且在源極區域與汲極區域之間的邊界上延伸,並且在氧化物-氮化物-氧化物結構上形成一多晶矽閘極。當一充電源,如紫外(UV)光或離子電漿,被投射於此電荷儲存元件上時,此電荷儲存元件的多晶矽閘極可以保護氮化物層體不受電荷效應的影響。此光源會對氧化物-氮化物-氧化物結構的側壁充電。
简体摘要：本发明提供一电荷监测组件,用于半导体制造过程中监测其电荷效应。在本发明之第一目的中,一电荷存储金氧半(MOS)内存结构,包含一基板,一氧化物-氮化物-氧化物结构,其覆盖基板之一上表面,且在源极区域与汲极区域之间的边界上延伸,并且在氧化物-氮化物-氧化物结构上形成一多晶硅闸极。当一充电源,如紫外(UV)光或离子等离子,被投射于此电荷存储组件上时,此电荷存储组件的多晶硅闸极可以保护氮化物层体不受电荷效应的影响。此光源会对氧化物-氮化物-氧化物结构的侧壁充电。

2. 发明专利

TWI280635B 記憶體元件、記憶胞陣列、接觸結構的製造方法以及該方法製造的裝置與半導體元件 MEMORY ELEMENT, ARRAY OF MEMORY CELL, METHOD OF FORMING CONTACT STRUCTURE AND APPARATUS AND SEMICONDUCTOR DEVICE PRODUCED BY THE METHOD 有权
简体标题：内存组件、记忆胞数组、接触结构的制造方法以及该方法制造的设备与半导体组件 MEMORY ELEMENT, ARRAY OF MEMORY CELL, METHOD OF FORMING CONTACT STRUCTURE AND APPARATUS AND SEMICONDUCTOR DEVICE PRODUCED BY THE METHOD
公开(公告)号：TWI280635B
公开(公告)日：2007-05-01
申请号：TW093135393
申请日：2004-11-18
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：李明修 LEE, MING HSIU , 劉瑞琛 LIU, RUI CHEN
IPC分类号： H01L
摘要：本發明係將Ｉ形及Ｌ形接觸結構及其製造方法應用到半導體元件上，且在某些情形下應用到相變型非揮發記憶元件上。以這些方法製造的Ｉ形及Ｌ形接觸結構只佔相當小的主動面積，而此可控制接觸結構尺寸的方法係應用傳統的半導體沉積與蝕刻步驟來達成，故其再現性甚佳。
简体摘要：本发明系将Ｉ形及Ｌ形接触结构及其制造方法应用到半导体组件上，且在某些情形下应用到相变型非挥发记忆组件上。以这些方法制造的Ｉ形及Ｌ形接触结构只占相当小的主动面积，而此可控制接触结构尺寸的方法系应用传统的半导体沉积与蚀刻步骤来达成，故其再现性甚佳。

3. 发明专利

TWI267865B 虛擬接地氮化物唯讀記憶體可電除可程式唯讀記憶胞陣列及其編成與抹除方法 VIRTUAL GROUND NITRIDE READ ONLY MEMORY ELECTRICALLY ERASABLE READ ONLY MEMORY CELL ARRAY AND METHOD FOR PROGRAMMING AND ERASING THE SAME 有权
简体标题：虚拟接地氮化物唯读内存可电除可进程唯读记忆胞数组及其编成与抹除方法 VIRTUAL GROUND NITRIDE READ ONLY MEMORY ELECTRICALLY ERASABLE READ ONLY MEMORY CELL ARRAY AND METHOD FOR PROGRAMMING AND ERASING THE SAME
公开(公告)号：TWI267865B
公开(公告)日：2006-12-01
申请号：TW093135403
申请日：2004-11-18
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：李明修 LEE, MING HSIU
IPC分类号： G11C
摘要：本發明是提供一種虛擬接地NROM EEPROM陣列中一NROM記憶胞的一選擇資料區域的抹除方法。此方法會抹除選擇的資料區域而不會干擾未選擇的資料區域的程式狀態。
简体摘要：本发明是提供一种虚拟接地NROM EEPROM数组中一NROM记忆胞的一选择数据区域的抹除方法。此方法会抹除选择的数据区域而不會干擾未选择的数据区域的进程状态。

4. 发明专利

TWI224394B 三維多晶矽唯讀記憶體及其製造方法有权
简体标题：三维多晶硅唯读内存及其制造方法
公开(公告)号：TWI224394B
公开(公告)日：2004-11-21
申请号：TW092134463
申请日：2003-12-05
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：徐子軒 HSU, TZU HSUAN , 李明修 LEE, MING HSIU , 龍翔瀾 LUNG, HSIANG LAN , 吳昭誼 WU, CHAO I
IPC分类号： H01L
摘要：一種三維多晶矽唯讀記憶體及其製造方法，此三維多晶矽唯讀記憶體包括：矽基板、絕緣氧化層、N型重摻雜多晶矽層、P型輕摻雜多晶矽層、介電層以及二氧化層。絕緣氧化層位於矽基板上，而N型重摻雜多晶矽層位於絕緣氧化層上，包括數條相互隔開且平行之字元線；字元線之間有一層氧化層，而介電層則位於字元線與氧化層上。P型輕摻雜多晶矽層位於介電層上，且包括數條相互隔開且平行之位元線，位元線並與字元線實質上垂直交錯。介電層中至少有一頸狀結構(neck)形成於位元線之下方，另一氧化層則位於位元線之間，且位於字元線與第一氧化層上。
简体摘要：一种三维多晶硅唯读内存及其制造方法，此三维多晶硅唯读内存包括：硅基板、绝缘氧化层、N型重掺杂多晶硅层、P型轻掺杂多晶硅层、介电层以及二氧化层。绝缘氧化层位于硅基板上，而N型重掺杂多晶硅层位于绝缘氧化层上，包括数条相互隔开且平行之字符线；字符线之间有一层氧化层，而介电层则位于字符线与氧化层上。P型轻掺杂多晶硅层位于介电层上，且包括数条相互隔开且平行之比特线，比特线并与字符线实质上垂直交错。介电层中至少有一颈状结构(neck)形成于比特线之下方，另一氧化层则位于比特线之间，且位于字符线与第一氧化层上。

5. 发明专利

TWI300990B 半導體製程中電荷監測之裝置及方法 CHARGE MONITORING DEVICES AND METHODS FOR SEMICONDUCTOR MANUFACTURING 有权
简体标题：半导体制程中电荷监测之设备及方法 CHARGE MONITORING DEVICES AND METHODS FOR SEMICONDUCTOR MANUFACTURING
公开(公告)号：TWI300990B
公开(公告)日：2008-09-11
申请号：TW095124000
申请日：2006-06-30
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO-I , 李明修 LEE, MING HSIU
IPC分类号： H01L
CPC分类号： H01L29/7923 , H01L29/66833
摘要：本發明提供一電荷監測元件,用於半導體製造過程中監測其電荷效應。在本發明之第一目的中,一電荷儲存金氧半(MOS)記憶體結構,包含一基板,一氧化物-氮化物-氧化物結構,其覆蓋基板之一上表面,且在源極區域與汲極區域之間的邊界上延伸,並且在氧化物-氮化物-氧化物結構上形成一多晶矽閘極。當一充電源,如紫外(UV)光或離子電漿,被投射於此電荷儲存元件上時,此電荷儲存元件的多晶矽閘極可以保護氮化物層體不受電荷效應的影響。此光源會對氧化物-氮化物-氧化物結構的側壁充電。
简体摘要：本发明提供一电荷监测组件,用于半导体制造过程中监测其电荷效应。在本发明之第一目的中,一电荷存储金氧半(MOS)内存结构,包含一基板,一氧化物-氮化物-氧化物结构,其覆盖基板之一上表面,且在源极区域与汲极区域之间的边界上延伸,并且在氧化物-氮化物-氧化物结构上形成一多晶硅闸极。当一充电源,如紫外(UV)光或离子等离子,被投射于此电荷存储组件上时,此电荷存储组件的多晶硅闸极可以保护氮化物层体不受电荷效应的影响。此光源会对氧化物-氮化物-氧化物结构的侧壁充电。

6. 发明专利

TWI257105B 三維記憶體的平面解碼方法與元件 PLANE DECODING METHOD AND DEVICE FOR THREE DIMENSIONAL MEMORIES 有权
简体标题：三维内存的平面译码方法与组件 PLANE DECODING METHOD AND DEVICE FOR THREE DIMENSIONAL MEMORIES
公开(公告)号：TWI257105B
公开(公告)日：2006-06-21
申请号：TW093138338
申请日：2004-12-10
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：呂函庭 LUE, HANG TING , 李明修 LEE, MING HSIU
IPC分类号： G11C
CPC分类号： H01L27/1122 , G11C5/025 , G11C5/06 , H01L21/8221 , H01L27/0688 , H01L27/112
摘要：一種三維多層記憶體元件，包括多數個記憶體核心胞中的多數層膜層。加上一字元平面，係電性連結到與字元平面交接之記憶體核心胞中多數層膜層的每一第一主動端。還有一汲極平面，係大體上垂直於字元平面且電性連結到與汲極平面交接之多數個記憶體核心胞中多數層膜層的每一第二主動端。以及一源極平面，在一單一層級中大體上垂直字元平面與汲極平面，且電性連結多數個記憶體核心胞的每一第三主動端。在一實施例中，這些記憶體核心胞係藉由具有三主動端的元件所定義。
简体摘要：一种三维多层内存组件，包括多数个内存内核胞中的多数层膜层。加上一字符平面，系电性链接到与字符平面交接之内存内核胞中多数层膜层的每一第一主动端。还有一汲极平面，系大体上垂直于字符平面且电性链接到与汲极平面交接之多数个内存内核胞中多数层膜层的每一第二主动端。以及一源极平面，在一单一层级中大体上垂直字符平面与汲极平面，且电性链接多数个内存内核胞的每一第三主动端。在一实施例中，这些内存内核胞系借由具有三主动端的组件所定义。

7. 发明专利

TWI250609B 高外觀比値之PN接合及其製作方法 HIGH ASPECT-RATIO PN-JUNCTION AND METHOD FOR MANUFACTURING THE SAME 有权
简体标题：高外观比値之PN接合及其制作方法 HIGH ASPECT-RATIO PN-JUNCTION AND METHOD FOR MANUFACTURING THE SAME
公开(公告)号：TWI250609B
公开(公告)日：2006-03-01
申请号：TW094114858
申请日：2005-05-09
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I , 李明修 LEE, MING HSIU
IPC分类号： H01L
CPC分类号： H01L27/0814 , H01L27/1021 , H01L29/8613
摘要：一種具有高外觀比值之PN接合的半導體元件，包括一導體層。此半導體元件更包括形成於導體層上的多數個第一摻雜區。摻雜區之側壁經過摻雜而形成PN接合。此半導體元件還包括位於第一摻雜區上的多數個第二摻雜區。
简体摘要：一种具有高外观比值之PN接合的半导体组件，包括一导体层。此半导体组件更包括形成于导体层上的多数个第一掺杂区。掺杂区之侧壁经过掺杂而形成PN接合。此半导体组件还包括位于第一掺杂区上的多数个第二掺杂区。

8. 发明专利

TW591750B 形成PN接面的方法及單次可程式唯讀記憶體之結構與製程有权
简体标题：形成pn结的方法及单次可进程唯读内存之结构与制程
公开(公告)号：TW591750B
公开(公告)日：2004-06-11
申请号：TW092123383
申请日：2003-08-26
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I , 李明修 LEE, MING HSIU
IPC分类号： H01L
摘要：一種形成PN接面的方法，以及相關之單次可程式唯讀記憶體之結構與製程。其中，PN接面形成方法係先形成N型摻雜層-介電層-晶核層之堆疊結構，再於基底上形成具有開口的絕緣層。接著於開口中形成P型複晶矽或非晶矽層，再進行回火，以使複晶矽或非晶矽層轉變為單晶矽層，然後使介電層電性崩潰。單次可程式唯讀記憶體製程係應用前述之PN接面形成方法而得者，其中下方摻雜層、介電層與晶核層構成一長條狀堆疊結構，且絕緣層中所形成者為溝渠，其走向與長條狀堆疊結構不同。伍、(一)、本案代表圖為：第 1C 圖
(二)、本案代表圖之元件代表符號簡單說明：
100：基底
110：N型摻雜層
120：介電層
130：晶核層
140：絕緣層
150：開口
160：P型矽層
160a：P型單晶矽層
简体摘要：一种形成pn结的方法，以及相关之单次可进程唯读内存之结构与制程。其中，pn结形成方法系先形成N型掺杂层-介电层-晶核层之堆栈结构，再于基底上形成具有开口的绝缘层。接着于开口中形成P型复晶硅或非晶硅层，再进行回火，以使复晶硅或非晶硅层转变为单晶硅层，然后使介电层电性崩溃。单次可进程唯读内存制程系应用前述之pn结形成方法而得者，其中下方掺杂层、介电层与晶核层构成一长条状堆栈结构，且绝缘层中所形成者为沟渠，其走向与长条状堆栈结构不同。伍、(一)、本案代表图为：第 1C 图 (二)、本案代表图之组件代表符号简单说明： 100：基底 110：N型掺杂层 120：介电层 130：晶核层 140：绝缘层 150：开口 160：P型硅层 160a：P型单晶硅层

9. 发明专利

TW200939234A 記憶體的操作方法 OPERATING METHOD OF MEMORY 审中-公开
简体标题：内存的操作方法 OPERATING METHOD OF MEMORY
公开(公告)号：TW200939234A
公开(公告)日：2009-09-16
申请号：TW097108687
申请日：2008-03-12
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：郭明昌 KUO, MING CHANG , 李明修 LEE, MING HSIU
IPC分类号： G11C
摘要：一種記憶體的操作方法。此記憶體包括多個記憶胞所構成之記憶胞陣列、多條位元線與多條字元線。此操作方法是在進行程式化時,選定一記憶胞行,使得所選定之記憶胞行之那些記憶胞之第一源極/汲極區所對應的位元線與其相鄰的兩位元線之間分別產生壓差,並且在所選定之記憶胞行之那些記憶胞之各控制閘極所對應的各字元線分別施加偏壓,以使得所選定之記憶胞行之各記憶胞之各資料位元分別達到預定的程式化狀態,並且同時使得與所選定之記憶胞行之那些第一源極/汲極區共用同一位元線之相鄰記憶胞行之各記憶胞的各無用位元達到無用狀態,此無用狀態與預定的程式化狀態相同。
简体摘要：一种内存的操作方法。此内存包括多个记忆胞所构成之记忆胞数组、多条比特线与多条字符线。此操作方法是在进行进程化时,选定一记忆胞行,使得所选定之记忆胞行之那些记忆胞之第一源极/汲极区所对应的比特线与其相邻的两比特线之间分别产生压差,并且在所选定之记忆胞行之那些记忆胞之各控制闸极所对应的各字符线分别施加偏压,以使得所选定之记忆胞行之各记忆胞之各数据比特分别达到预定的进程化状态,并且同时使得与所选定之记忆胞行之那些第一源极/汲极区共享同一比特线之相邻记忆胞行之各记忆胞的各无用比特达到无用状态,此无用状态与预定的进程化状态相同。

10. 发明专利

TW200933172A 一種相變化記憶體之測試與製造方法 PHASE CHANGE MEMORY DYNAMIC RESISTANCE TEST AND MANUFACTURING METHODS 审中-公开
简体标题：一种相变化内存之测试与制造方法 PHASE CHANGE MEMORY DYNAMIC RESISTANCE TEST AND MANUFACTURING METHODS
公开(公告)号：TW200933172A
公开(公告)日：2009-08-01
申请号：TW097103164
申请日：2008-01-28
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD. , 國際商業機器股份有限公司 INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：李明修 LEE, MING HSIU , 拉詹德瑞畢平 RAJENDRAN, BIPIN , 林仲漢 LAM, CHUNG HON
IPC分类号： G01R , H01L
CPC分类号： G11C29/50 , G11C13/0004 , G11C29/50008 , Y10T29/49004
摘要：本發明係揭露一種用來測試一積體電路記憶裝置之方法,包含施加一測試脈衝序列至該裝置之一記憶胞,而該測試脈衝使得通過該記憶胞之電流具有會受到該測試脈衝影響的振幅。量測該記憶胞電阻,以回應該測試脈衝序列。由該電阻量測中,篩選一參數集,而其包含至少一數値係數其係用來模擬計算該量測電阻與通過該記憶胞之電流振幅的相關性。該篩選的數値係數係與該記憶裝置相關,並用來控制製程的操作。
简体摘要：本发明系揭露一种用来测试一集成电路记忆设备之方法,包含施加一测试脉冲串行至该设备之一记忆胞,而该测试脉冲使得通过该记忆胞之电流具有会受到该测试脉冲影响的振幅。量测该记忆胞电阻,以回应该测试脉冲串行。由该电阻量测中,筛选一参数集,而其包含至少一数値系数其系用来仿真计算该量测电阻与通过该记忆胞之电流振幅的相关性。该筛选的数値系数系与该记忆设备相关,并用来控制制程的操作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式