专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200849491A 多階記憶胞捕捉動態隨機存取記憶體 MULTI-LEVEL-CELL TRAPPING DRAM 审中-公开
简体标题：多阶记忆胞捕捉动态随机存取内存 MULTI-LEVEL-CELL TRAPPING DRAM
公开(公告)号：TW200849491A
公开(公告)日：2008-12-16
申请号：TW097112051
申请日：2008-04-02
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I
IPC分类号： H01L
CPC分类号： H01L27/108 , G11C11/404 , G11C11/565 , G11C11/5671 , H01L21/28282 , H01L27/10873 , H01L29/7923
摘要：本發明係揭露一種具有至少一多階記憶胞之記憶裝置,以及每一多階記憶胞被組態來儲存n個位元(而n係一整數),其中該複數位元係儲存至一電荷儲存層,而藉由施加一電壓來設定或重置該記憶胞的臨界電壓Vt至2^n階層之一,來捕捉注射出的電荷載子。每一記憶胞可以程式化至一複數個2^n階層之一,其中每一階層代表n個位元。
简体摘要：本发明系揭露一种具有至少一多阶记忆胞之记忆设备,以及每一多阶记忆胞被组态来存储n个比特(而n系一整数),其中该复数码元系存储至一电荷存储层,而借由施加一电压来设置或重置该记忆胞的临界电压Vt至2^n阶层之一,来捕捉注射出的电荷载子。每一记忆胞可以进程化至一复数个2^n阶层之一,其中每一阶层代表n个比特。

2. 发明专利

TW200849253A 記憶體單元 MEMORY UNIT 审中-公开
简体标题：内存单元 MEMORY UNIT
公开(公告)号：TW200849253A
公开(公告)日：2008-12-16
申请号：TW096121482
申请日：2007-06-14
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：郭明昌 KUO, MING CHANG , 吳昭誼 WU, CHAO I
IPC分类号： G11C
摘要：在此提出一種記憶體單元。藉由採用非揮發性裝置,藉以將記憶體單元之邏輯狀態儲存於非揮發性裝置中。故而即使於電源關閉時,非揮發性裝置仍然能夠保留儲存之資料。其不但擁有靜態隨機存取記憶體操作快速之優點,同時又能夠兼具非揮發性記憶體儲存資料之功能。
简体摘要：在此提出一种内存单元。借由采用非挥发性设备,借以将内存单元之逻辑状态存储于非挥发性设备中。故而即使于电源关闭时,非挥发性设备仍然能够保留存储之数据。其不但拥有静态随机存取内存操作快速之优点,同时又能够兼具非挥发性内存存储数据之功能。

3. 发明专利

TW200845311A 用以增强記憶裝置之保留特性的方法 HIGH TEMPERATURE METHODS FOR ENHANCING RETENTION CHARACTERISTICS OF MEMORY DEVICES 审中-公开
简体标题：用以增强记忆设备之保留特性的方法 HIGH TEMPERATURE METHODS FOR ENHANCING RETENTION CHARACTERISTICS OF MEMORY DEVICES
公开(公告)号：TW200845311A
公开(公告)日：2008-11-16
申请号：TW096116343
申请日：2007-05-08
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I , 徐子軒 HSU, TZU HSUAN
IPC分类号： H01L
CPC分类号： H01L21/324 , G11C16/04 , G11C16/3454 , G11C29/06 , G11C29/50 , G11C29/50016 , H01L29/66833
摘要：本發明係經由執行一保留改善程序來改善一記憶裝置保留特性之方法。而該保留改善程序包含,一烘烤流程,將該記憶裝置安置於一高溫環境下;一確認流程,決定記憶裝置記憶胞的邏輯狀態;以及一重新程式化流程,經由在一0-狀態程式化記憶胞至一高臨界電壓狀態,而再次地程式化該記憶裝置。在烘烤步驟中,安置該記憶裝置於一高溫環境下,經由釋放淺層捕捉電荷來造成一電荷流失,使得保存可靠度獲得改善。
简体摘要：本发明系经由运行一保留改善进程来改善一记忆设备保留特性之方法。而该保留改善进程包含,一烘烤流程,将该记忆设备安置于一高温环境下;一确认流程,决定记忆设备记忆胞的逻辑状态;以及一重新进程化流程,经由在一0-状态进程化记忆胞至一高临界电压状态,而再次地进程化该记忆设备。在烘烤步骤中,安置该记忆设备于一高温环境下,经由释放浅层捕捉电荷来造成一电荷流失,使得保存可靠度获得改善。

4. 发明专利

TW200814278A 一種用以在半導體製程之中偵測電荷效應之測試結構與方法 A TEST STRUCTURE AND METHOD FOR DETECTING CHARGE EFFECTS DURING SEMICONDUCTOR PROCESSING 审中-公开
简体标题：一种用以在半导体制程之中侦测电荷效应之测试结构与方法 A TEST STRUCTURE AND METHOD FOR DETECTING CHARGE EFFECTS DURING SEMICONDUCTOR PROCESSING
公开(公告)号：TW200814278A
公开(公告)日：2008-03-16
申请号：TW095132795
申请日：2006-09-05
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：李明修 LEE, MING HSIU , 吳昭誼 WU, CHAO I , 郭明昌 KUO, MING CHANG
IPC分类号： H01L
CPC分类号： H01L22/34 , H01L2224/73204 , H01L2924/13091 , H01L2924/00
摘要：一種半導體製程測試結構,其包括一電極、一電荷捕捉層、以及一擴散區域。此測試結構係為一類電容結構,其中電荷捕捉層會捕捉在不同製程步驟中所產生的電荷。可接著使用閘極誘發汲極漏電流(GIDL)測量技術以標準化此測試結構的充電狀態。
简体摘要：一种半导体制程测试结构,其包括一电极、一电荷捕捉层、以及一扩散区域。此测试结构系为一类电容结构,其中电荷捕捉层会捕捉在不同制程步骤中所产生的电荷。可接着使用闸极诱发汲极漏电流(GIDL)测量技术以标准化此测试结构的充电状态。

5. 发明专利

TW200802824A 在控制閘極邊界上操作記憶裝置之方法與結構 METHOD AND STRUCTURE FOR OPERATING MEMORY DEVICES ON FRINGES OF CONTROL GATE 审中-公开
简体标题：在控制闸极边界上操作记忆设备之方法与结构 METHOD AND STRUCTURE FOR OPERATING MEMORY DEVICES ON FRINGES OF CONTROL GATE
公开(公告)号：TW200802824A
公开(公告)日：2008-01-01
申请号：TW096120161
申请日：2007-06-05
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I
IPC分类号： H01L
CPC分类号： G11C16/0475 , G11C16/14 , H01L21/28282 , H01L27/115 , H01L27/11568
摘要：本發明之電荷捕捉記憶裝置與方法,係利用邊界誘發效應而增加一第二位元操作區間。此邊界誘發效應發生於字元線底下的區域,使得當使用電洞注入法於一記憶裝置時,電洞電荷係儲存於電荷捕捉層中,電荷捕捉層係與一字元線正交,且電洞電荷係沿著字元線的邊界儲存。在一實施例中,一虛擬接地陣列包括一電荷捕捉層,其設置於二介電層之間,使得源極與汲極區域之上沒有電荷捕捉層。施加電洞注入至此虛擬接地陣列之後,電洞電荷係沿著每一字元線的邊界儲存,因為字元線的邊界與非邊界部分相較之下,其電場較大。
简体摘要：本发明之电荷捕捉记忆设备与方法,系利用边界诱发效应而增加一第二比特操作区间。此边界诱发效应发生于字符线底下的区域,使得当使用电洞注入法于一记忆设备时,电洞电荷系存储于电荷捕捉层中,电荷捕捉层系与一字符线正交,且电洞电荷系沿着字符线的边界存储。在一实施例中,一虚拟接地数组包括一电荷捕捉层,其设置于二介电层之间,使得源极与汲极区域之上没有电荷捕捉层。施加电洞注入至此虚拟接地数组之后,电洞电荷系沿着每一字符线的边界存储,因为字符线的边界与非边界部分相较之下,其电场较大。

6. 发明专利

TWI282093B 積體電路及程式化電荷儲存記憶胞的方法 CIRCUIT AND METHOD FOR PROGRAMMING CHARGE STORAGE MEMORY CELLS 有权
简体标题：集成电路及进程化电荷存储记忆胞的方法 CIRCUIT AND METHOD FOR PROGRAMMING CHARGE STORAGE MEMORY CELLS
公开(公告)号：TWI282093B
公开(公告)日：2007-06-01
申请号：TW093135928
申请日：2004-11-23
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：徐子軒 HSU, TZU HSUAN , 吳昭誼 WU, CHAO I
IPC分类号： G11C
CPC分类号： G11C16/12 , G11C16/3454 , G11C16/3459
摘要：一種電荷儲存記憶胞之電路及其自我收斂程式化之方法，此電荷儲存記憶胞例如是氮化物唯讀記憶體或是浮置閘極快閃記憶體，其包括配置於一基底上的一源極與一汲極、一電荷儲存元件與一控制閘極。程式化電荷儲存記憶胞的方法，包括施加一源極電壓，此源極電壓係具有一增加有效啟始電壓的本體效應(body effect)。而且，在操作期間，至少是在目標啟始電壓收斂的那一部份程式化操作期間，源極電壓隨著汲極電壓增加，以調整熱電子注入效率。其中，於操作期間，係施加一選定的閘極電壓，以建立目標啟始電壓。在多位元記憶胞中，係根據所儲存的資料值以設定閘極電壓，使電壓可自我收斂在多個目標電壓。
简体摘要：一种电荷存储记忆胞之电路及其自我收敛进程化之方法，此电荷存储记忆胞例如是氮化物唯读内存或是浮置闸极闪存，其包括配置于一基底上的一源极与一汲极、一电荷存储组件与一控制闸极。进程化电荷存储记忆胞的方法，包括施加一源极电压，此源极电压系具有一增加有效启始电压的本体效应(body effect)。而且，在操作期间，至少是在目标启始电压收敛的那一部份进程化操作期间，源极电压随着汲极电压增加，以调整热电子注入效率。其中，于操作期间，系施加一选定的闸极电压，以创建目标启始电压。在多比特记忆胞中，系根据所存储的数据值以设置闸极电压，使电压可自我收敛在多个目标电压。

7. 发明专利

TW200638515A 非揮發性記憶體及其製造方法以及操作方法 NON-VOLATILE MEMORY AND FABRICATING METHOD THEREOF AND OPERATION THEREOF 审中-公开
简体标题：非挥发性内存及其制造方法以及操作方法 NON-VOLATILE MEMORY AND FABRICATING METHOD THEREOF AND OPERATION THEREOF
公开(公告)号：TW200638515A
公开(公告)日：2006-11-01
申请号：TW094112669
申请日：2005-04-21
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：郭明昌 KUO, MING CHANG , 吳昭誼 WU, CHAO I
IPC分类号： H01L , G11C
CPC分类号： H01L29/792 , H01L21/28273 , H01L21/28282 , H01L29/42328 , H01L29/42344 , H01L29/7883 , H01L29/7885
摘要：一種非揮發性記憶體的製造方法，此方法係先於基底形成堆疊結構，此堆疊結構包括下層之閘介電層與位於閘介電層上方之控制閘極。然後，於堆疊結構的頂部、側壁與裸露之基底上，分別形成第一介電層、第二介電層與第三介電層。之後，於堆疊結構的頂部及側壁覆蓋電荷儲存層，並且於電荷儲存層兩側的基底上形成一對輔助閘極，其中各個輔助閘極與電荷儲存層之間相距一間隙。
简体摘要：一种非挥发性内存的制造方法，此方法系先于基底形成堆栈结构，此堆栈结构包括下层之闸介电层与位于闸介电层上方之控制闸极。然后，于堆栈结构的顶部、侧壁与裸露之基底上，分别形成第一介电层、第二介电层与第三介电层。之后，于堆栈结构的顶部及侧壁覆盖电荷存储层，并且于电荷存储层两侧的基底上形成一对辅助闸极，其中各个辅助闸极与电荷存储层之间相距一间隙。

8. 发明专利

TWI260020B 程式化記憶胞的方法 METHOD FOR PROGRAMMING MEMORY CELLS 有权
简体标题：进程化记忆胞的方法 METHOD FOR PROGRAMMING MEMORY CELLS
公开(公告)号：TWI260020B
公开(公告)日：2006-08-11
申请号：TW094116445
申请日：2005-05-20
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：李明修 LEE, MING HSIU , 吳昭誼 WU, CHAO I , 徐子軒 HSU, TZU HSUAN
IPC分类号： G11C
CPC分类号： G11C11/5671 , G11C16/0475 , G11C16/12 , G11C16/3459 , G11C16/3481
摘要：一種程式化一個或多個記憶胞的方法，這些記憶胞需要由兩端來操作，在驗證每個記憶胞的兩端，以確認程式化的記憶胞端後，將一個程式化電壓提供給這些確認程式化之記憶胞的第一端；另一個驗證過程則是經由每個記憶胞的兩端確認程式化的記憶胞端來執行，接著，將一個程式化電壓提供給這些確認程式化之記憶胞的第二端。這些驗證兩端、程式化第一端、再驗證兩端，以及程式化第二端的步驟將持續直到每個記憶胞的兩端皆被程式化至目標程式化電壓為止，其中此目標程式化電壓具有多個電壓準位。
简体摘要：一种进程化一个或多个记忆胞的方法，这些记忆胞需要由两端来操作，在验证每个记忆胞的两端，以确认进程化的记忆胞端后，将一个进程化电压提供给这些确认进程化之记忆胞的第一端；另一个验证过程则是经由每个记忆胞的两端确认进程化的记忆胞端来运行，接着，将一个进程化电压提供给这些确认进程化之记忆胞的第二端。这些验证两端、进程化第一端、再验证两端，以及进程化第二端的步骤将持续直到每个记忆胞的两端皆被进程化至目标进程化电压为止，其中此目标进程化电压具有多个电压准位。

9. 发明专利

TWI247420B 可電性抹除且可程式化之唯讀記憶胞及其程式化方法 ELECTRICALLY ERASABLE PROGRAMMABLE READ ONLY MEMORY CELL AND PROGRAMMINGMETHOD THEREOF 有权
简体标题：可电性抹除且可进程化之唯读记忆胞及其进程化方法 ELECTRICALLY ERASABLE PROGRAMMABLE READ ONLY MEMORY CELL AND PROGRAMMINGMETHOD THEREOF
公开(公告)号：TWI247420B
公开(公告)日：2006-01-11
申请号：TW093132509
申请日：2004-10-27
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：吳昭誼 WU, CHAO I , 李明修 LEE, MING HSIU
IPC分类号： H01L , G11C
摘要：一種可電性抹除且可程式化之唯讀記憶胞，此可電性抹除且可程式化之唯讀記憶胞係由堆疊層、閘極導電層、第一源極/汲極區、第二源極/汲極區、第一口袋植入摻雜區與第二口袋植入摻雜區所構成。其中，堆疊層配置在基底上。此外，閘極導電層配置在堆疊層上。另外，第一源極/汲極區與第二源極/汲極區，分別配置於閘極導電層兩側的基底中。此外，第一口袋植入摻雜區配置於堆疊層下方的基底中，且與第一源極/汲極區鄰接。另外，第二口袋植入摻雜區配置於堆疊層下方的基底中，且與第二源極/汲極區鄰接，而且第一口袋植入摻雜區的摻雜濃度不同於第二口袋植入摻雜區的摻雜濃度。
简体摘要：一种可电性抹除且可进程化之唯读记忆胞，此可电性抹除且可进程化之唯读记忆胞系由堆栈层、闸极导电层、第一源极/汲极区、第二源极/汲极区、第一口袋植入掺杂区与第二口袋植入掺杂区所构成。其中，堆栈层配置在基底上。此外，闸极导电层配置在堆栈层上。另外，第一源极/汲极区与第二源极/汲极区，分别配置于闸极导电层两侧的基底中。此外，第一口袋植入掺杂区配置于堆栈层下方的基底中，且与第一源极/汲极区邻接。另外，第二口袋植入掺杂区配置于堆栈层下方的基底中，且与第二源极/汲极区邻接，而且第一口袋植入掺杂区的掺杂浓度不同于第二口袋植入掺杂区的掺杂浓度。

10. 发明专利

TW200520207A 三維多晶矽唯讀記憶體及其製造方法审中-公开
简体标题：三维多晶硅唯读内存及其制造方法
公开(公告)号：TW200520207A
公开(公告)日：2005-06-16
申请号：TW092134463
申请日：2003-12-05
申请人：旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD.
发明人：徐子軒 HSU, TZU HSUAN , 李明修 LEE, MING HSIU , 龍翔瀾 LUNG, HSIANG LAN , 吳昭誼 WU, CHAO I
IPC分类号： H01L
摘要：一種三維多晶矽唯讀記憶體及其製造方法，此三維多晶矽唯讀記憶體包括：矽基板、絕緣氧化層、N型重摻雜多晶矽層、P型輕摻雜多晶矽層、介電層以及二氧化層。絕緣氧化層位於矽基板上，而N型重摻雜多晶矽層位於絕緣氧化層上，包括數條相互隔開且平行之字元線；字元線之間有一層氧化層，而介電層則位於字元線與氧化層上。P型輕摻雜多晶矽層位於介電層上，且包括數條相互隔開且平行之位元線，位元線並與字元線實質上垂直交錯。介電層中至少有一頸狀結構(neck)形成於位元線之下方，另一氧化層則位於位元線之間，且位於字元線與第一氧化層上。
简体摘要：一种三维多晶硅唯读内存及其制造方法，此三维多晶硅唯读内存包括：硅基板、绝缘氧化层、N型重掺杂多晶硅层、P型轻掺杂多晶硅层、介电层以及二氧化层。绝缘氧化层位于硅基板上，而N型重掺杂多晶硅层位于绝缘氧化层上，包括数条相互隔开且平行之字符线；字符线之间有一层氧化层，而介电层则位于字符线与氧化层上。P型轻掺杂多晶硅层位于介电层上，且包括数条相互隔开且平行之比特线，比特线并与字符线实质上垂直交错。介电层中至少有一颈状结构(neck)形成于比特线之下方，另一氧化层则位于比特线之间，且位于字符线与第一氧化层上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式