专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020150052678A 클록의 자동 켈리브레이션을 이용한 아날로그 디지털 변환기 审中-实审
标题翻译：使用自动校准时钟模拟数字转换器
公开(公告)号：KR1020150052678A
公开(公告)日：2015-05-14
申请号：KR1020130134384
申请日：2013-11-06
申请人： 한국과학기술원
发明人： 류승탁 , 민기정 , 김종인
IPC分类号： H03M1/12
CPC分类号： H03M1/0624 , H03M1/1009 , H03M1/122 , H03M1/141 , H03M2201/62 , H03M2201/6309 , H03M2201/718
摘要： 기설정기울기의램프신호를생성하는램프신호생성부; 복수개의제 1 래치를구비하고, 각제 1 래치는상기아날로그신호에대응되는아날로그입력전압및 각기준전압을입력받고제 1 클록에따라두 전압차이를증폭하여제 1 차동 (+)출력과제 1 차동 (-)출력을출력하는제 1 래치단; 복수개의제 2 래치를구비하고, 하나의제 1 래치의차동출력을각각 (+),(-)입력단으로입력받는제 2 래치및 어느하나의제 1 래치의제 1 차동 (-)출력과상기제 1 래치의기준전압과인접한낮은기준전압을수신하는인접제 1 래치의제 1 차동 (+)출력을각각 (+),(-)단자로입력받는제 2 래치를포함하는제 2 래치단; 입력받은상기램프신호를기준으로복수개의제 2 차동출력신호를동일한길이의복수개구간으로나누고기설정주파수의클록신호를생성하여각 제 2 차동출력이변하는시점사이의간격이일정한지여부를확인하는클록신호확인부; 및상기클록신호확인부에서클록개수확인값을수신하고상기제 1 클록에대비하여상기제 2 클록의지연시간값을반복조절해서상기제 2 클록을생성하는제 2 클록위상변화부를포함하는아날로그디지털변환기를제공한다.
摘要翻译：提供了一种模数转换器，包括：斜坡信号产生单元，其产生具有预设等级的斜坡信号; 具有多个第一锁存器的第一锁存端，每个第一锁存器接收对应于模拟信号和每个参考电压的模拟输入电压，并且根据第一时钟放大两个电压之间的差以产生第一差分（+ ）输出和第一差分（ - ）输出; 第二锁存端具有多个第二锁存器，并且包括通过（+）和（ - ）输入端中的每一个接收一个第一锁存器的差分输出的第二锁存器，以及接收一个第一锁存器的第一锁存器的第一差分输出通过（+）和（ - ）端分别接收相邻第一锁存器的第一差分（+）输出，其接收与第一锁存器的参考电压相邻的低参考电压; 时钟信号确认单元，根据输入的斜坡信号将多个第二差分输出信号分成多个具有相同长度的部分，产生具有预设频率的时钟信号，以检查每个第二差分输出端之间的时间点之间的间隙改变是正常的以及第二时钟相位改变单元，其从所述时钟信号检查单元接收时钟计数检查值，并通过相对于所述第一时钟重复地调整所述第二时钟的时间延迟值来产生所述第二时钟。

2. 发明公开

KR1020140000365A 아날로그 입력신호 범위 확장을 통한 데이터 변환이 가능한 파이프라인 아날로그-디지털 변환기 有权
标题翻译：管道模拟数字转换器
公开(公告)号：KR1020140000365A
公开(公告)日：2014-01-03
申请号：KR1020120067091
申请日：2012-06-22
申请人： 한국과학기술원
发明人： 류승탁 , 오길근
IPC分类号： H03M1/12
CPC分类号： H03M1/361 , H03M1/002 , H03M1/127 , H03M1/129 , H03M1/14 , H03M2201/2216 , H03M2201/62 , H03M2201/76
摘要： The present invention relates to a pipeline analog to digital converter (ADC) comprising: an ADC module including N (N is natural number) sub modules discriminating analog input signals according to signal size intervals and performing digital conversion, and making some of the sub modules amplify a residual voltage to a range larger than an amplitude range of the analog input signals and transfer the amplified voltage to the next sub module; a clock signal generator for providing clock signals for the digital conversion to the N ADC modules; and a digital correction circuit for receiving the digital signal from the N ADC modules, correcting the received digital signal, and outputting the digital signal with M (M is natural number) bits.
摘要翻译：本发明涉及一种流水线模数转换器（ADC），包括：包括N（N为自然数）子模块的ADC模块，根据信号尺寸间隔区分模拟输入信号并执行数字转换，并使一些子模块将残余电压放大到大于模拟输入信号的幅度范围的范围，并将放大的电压传送到下一个子模块; 时钟信号发生器，用于向N个ADC模块提供数字转换的时钟信号; 以及数字校正电路，用于从N个ADC模块接收数字信号，校正接收到的数字信号，并以M（M为自然数）位输出数字信号。

3. 发明公开

KR1020130052916A 전하 차감법을 적용한 디지털 아날로그 변환기 无效
标题翻译：数字到模拟转换器使用电荷分析方法
公开(公告)号：KR1020130052916A
公开(公告)日：2013-05-23
申请号：KR1020110118255
申请日：2011-11-14
申请人： 주식회사 실리콘웍스
发明人： 김지훈 , 손영준 , 나준호 , 배정열
IPC分类号： H03M1/66
CPC分类号： H03M1/66 , H03M2201/61 , H03M2201/62 , H03M2201/8152 , H03M2201/932
摘要： PURPOSE: A digital analog converter which applies an electric charge subtraction method is provided to minimize errors of capacitors and relatively reduce a size of a decoder. CONSTITUTION: A control signal generating device(340) generates a switch control signal in response to digital data of N bits. A resistance string(310) comprises a first resistor array, a second resistor array, and a third resistor array which respectively divide multiple resistances which are connected between a reference voltage and a grounding voltage in series. A switch block(320) outputs a selection voltage by switching a part of voltage which is applied to any node of multiple serial resistances respectively included in the first resistor array, the second resistor array, and the third resistor array in response to the switch control signal. A conversion voltage generating block(330) generates a conversion voltage in response to a negative phase clock signal which is opposite to a positive phase clock signal.
摘要翻译：目的：提供一种应用电荷减法的数字模拟转换器，以最小化电容器的误差并相对减小解码器的尺寸。构成：响应于N位的数字数据，控制信号产生装置（340）产生开关控制信号。电阻串（310）包括分别分别连接在参考电压和接地电压之间的多个电阻的第一电阻器阵列，第二电阻器阵列和第三电阻器阵列。开关块（320）响应于开关控制切换施加到分别包括在第一电阻器阵列，第二电阻器阵列和第三电阻器阵列中的多个串联电阻的任何节点的电压的一部分来输出选择电压信号。转换电压产生块（330）响应于与正相位时钟信号相反的负相位时钟信号产生转换电压。

4. 发明授权

KR101143247B1 Dual-slope integrating analog-to-digital converter 有权
标题翻译：双路整合模拟数字转换器
公开(公告)号：KR101143247B1
公开(公告)日：2012-07-11
申请号：KR20100138361
申请日：2010-12-30
申请人： CHEONGJU UNIVERSITY INDUSTRY & ACADEMY COOPERA TION FOUNDATION
发明人： CHA HYEONG WOO
IPC分类号： H03M1/12
CPC分类号： H03M1/56 , H03M1/002 , H03M1/068 , H03M2201/192 , H03M2201/2355 , H03M2201/32 , H03M2201/62
摘要： PURPOSE: A double slope integrating ADC(Analog To Digital Converter) is provided to minimize a chip area by forming a switch control logic circuit part with a MCU(Micro Control Unit) and a single chip by using a standard CMOS(Complementary Metal Oxide Semiconductor) process. CONSTITUTION: An LOTA(Linear Operational Transconductance Amplifier) outputs a current by being applied with an analog input voltage and a reference voltage. First resistance applies the analog input voltage to an (+) input terminal in the LOTA. A first switch applies the analog input voltage to the first resistance according to a control signal. Second resistance applies the reference voltage to a (-) input terminal in the LOTA. The second switch applies the reference voltage to the second resistance according to the control signal. A capacitor outputs a voltage by charging an output current in the LOTA. A third switch initializes the output current in the LOTA and the voltage charged in the capacitor. A comparator outputs two constant voltages. A switch control logic circuit outputs the control signal controlling the operation of first, second, and third switches.
摘要翻译：目的：提供集成ADC（模数转换器）的双斜率，通过使用标准CMOS（互补金属氧化物半导体）（MCU）与MCU（微控制单元）和单芯片形成开关控制逻辑电路部件来最小化芯片面积）过程。构成：LOTA（线性运算跨导放大器）通过施加模拟输入电压和参考电压来输出电流。第一个电阻将模拟输入电压施加到LOTA中的（+）输入端。第一开关根据控制信号将模拟输入电压施加到第一电阻。第二个电阻将参考电压施加到LOTA中的（ - ）输入端。第二开关根据控制信号将参考电压施加到第二电阻。电容器通过对LOTA中的输出电流充电来输出电压。第三个开关初始化LOTA中的输出电流和电容中充电的电压。比较器输出两个恒定电压。开关控制逻辑电路输出控制第一，第二和第三开关的操作的控制信号。

5. 发明公开

KR20120021021A Switched-capacitor cyclic digital to analog converter with capacitor mismatch compensation 有权
标题翻译：开关电容循环数字到具有电容器误差补偿的模拟转换器
公开(公告)号：KR20120021021A
公开(公告)日：2012-03-08
申请号：KR20100085037
申请日：2010-08-31
申请人： UNIV SOGANG IND UNIV COOP FOUN
发明人： LEE YONG MIN , LEE KYE SHIN
IPC分类号： H03M1/66
CPC分类号： H03M1/1023 , H03M1/66 , H03M2201/62 , H03M2201/63 , H03M2201/8152
摘要： PURPOSE: A digital to analog converter for revising mismatch between capacitors is provided to reduce error possibility in a display output by revising errors due to mismatch between capacitors. CONSTITUTION: A DAC(Digital To Analog Converter) is composed of three capacitors(C1,C2,C3) with the same capacity as one operational amplifier(10) and switches(S1-S9). The operational amplifier includes a first input terminal, a second input terminal, and an output terminal. The second input terminal is connected to a ground terminal. A second capacitor and a third capacitor are used to revise mismatch between capacitors. The first capacitor, the second capacitor, the third capacitor, and the operational amplifier are differently connected for sampling and mismatch correction according to a turn on and off operation of the switch.
摘要翻译：目的：提供用于修改电容器之间不匹配的数模转换器，通过修改由于电容器之间的不匹配造成的误差，可以减少显示输出中的错误可能性。构成：DAC（数模转换器）由三个电容（C1，C2，C3）组成，与一个运算放大器（10）和开关（S1-S9）的容量相同。运算放大器包括第一输入端，第二输入端和输出端。第二输入端子连接到接地端子。使用第二电容器和第三电容器来修正电容器之间的失配。根据开关的接通和断开操作，第一电容器，第二电容器，第三电容器和运算放大器被不同地连接用于采样和不匹配校正。

6. 发明公开

KR1020110108564A 다중 부분 정합 기법을 이용한 전류 구동 방식의 ＤＡＣ有权
标题翻译：基于多局部匹配技术的电流转向DAC
公开(公告)号：KR1020110108564A
公开(公告)日：2011-10-06
申请号：KR1020100027826
申请日：2010-03-29
申请人： 서강대학교산학협력단
发明人： 이승훈 , 권이기 , 김차동
IPC分类号： H03M1/66
CPC分类号： H03M1/66 , H03M7/165 , H03M2201/62 , H03M2201/64 , H03M2201/932
摘要： 본 발명은 전류구동방식의 DAC에 관한 것으로서, MSB에 대응하는 제 1 CCA, ISB에 대응하는 제 2 CCA, LSB에 대응하는 제 3 CCA, 및 제 1 CCA, 제 2 CCA, 그리고 제 3 CCA 각각에 상호 독립적인 기준 전류를 공급하는 CSA를 포함하고, MSB와 ISB는 온도계 코드, LSB는 이진 가중치 코드로 구성하는 것을 특징으로 하며, 전류 셀의 크기를 줄임으로써, 전체 칩 면적을 줄일 수 있으며, 기생 커패시터 성분에 의한 고속 동작에서의 성능저하를 막을 수 있다.

7. 发明公开

KR1020110077348A 저항열을 이용한 디지털-아날로그 변환기 失效
标题翻译：使用电阻器的数字模拟转换器
公开(公告)号：KR1020110077348A
公开(公告)日：2011-07-07
申请号：KR1020090133898
申请日：2009-12-30
申请人： 충북대학교 산학협력단
发明人： 양병도
IPC分类号： H03M1/66
CPC分类号： H03M1/66 , H03M1/002 , H03M2201/16 , H03M2201/62 , H03M2201/932
摘要： PURPOSE: A digital to analog converter is provided to reduce a circuit space and improve an operation speed by reducing the number of resistance, switches, and decoders. CONSTITUTION: A first resistance string(222) generates an analog signal corresponding to the input of a MSB(Most Significant Bit). A second resistance string(232) generates an analog signal corresponding to the input of a LSB(Least Significant Bit). A reference current generating unit applies a bias current to the first and the second resistance string. An output buffer(240) outputs an analog signal corresponding to the voltage generated in the first and the second resistance string.
摘要翻译：目的：提供数模转换器，通过减少电阻，开关和解码器的数量来减少电路空间并提高运行速度。构成：第一电阻串（222）产生对应于MSB（最高有效位）的输入的模拟信号。第二电阻串（232）产生对应于LSB（最低有效位）的输入的模拟信号。参考电流产生单元向第一和第二电阻串施加偏置电流。输出缓冲器（240）输出对应于在第一和第二电阻串中产生的电压的模拟信号。

8. 发明公开

KR1020100119409A 기준전류전달장치 有权
标题翻译：提供参考电流的装置
公开(公告)号：KR1020100119409A
公开(公告)日：2010-11-09
申请号：KR1020090038511
申请日：2009-04-30
申请人： 주식회사 실리콘웍스
发明人： 김기덕 , 조규형 , 전용준 , 전진용 , 정승철 , 이성우
IPC分类号： H03M1/66 , H03M1/12
CPC分类号： H03M1/66 , H03M2201/61 , H03M2201/62 , H03M2201/711 , H03M2201/814 , H03M2201/932
摘要： PURPOSE: An apparatus for transferring a reference current is provided to reduce the size of an entire circuit by accurately sampling or holding the reference current regardless of the generation of mismatches in processes. CONSTITUTION: A first switch part(10) includes a first n-type metal oxide semiconductor(NMOS) transistor(11), a second NMOS transistor(13), and a third NMOS transistor(15). The first switch part transfers a reference current from reference current source(Ireft) according to a controlling signal. A sampling or holding part(20) includes a first current storing part(Cn) and a fourth NMOS transistor(21). The sampling or holding part samples or holds the reference current for a pre-set time. A second switch part(30) includes a first inverter(31) and a fifth NMOS transistor(33).
摘要翻译：目的：提供用于传送参考电流的装置，以便通过精确地采样或保持参考电流来减小整个电路的尺寸，而不管工艺中产生不匹配。构成：第一开关部件（10）包括第一n型金属氧化物半导体（NMOS）晶体管（11），第二NMOS晶体管（13）和第三NMOS晶体管（15）。第一开关部分根据控制信号从参考电流源（Ireft）传送参考电流。采样或保持部分（20）包括第一电流存储部分（Cn）和第四NMOS晶体管（21）。采样或保持部分采样或保持参考电流达预设时间。第二开关部分（30）包括第一反相器（31）和第五NMOS晶体管（33）。

9. 发明公开

KR1020090045774A 디지털-아날로그 변환기 无效
标题翻译：数字到模拟转换器
公开(公告)号：KR1020090045774A
公开(公告)日：2009-05-08
申请号：KR1020070111760
申请日：2007-11-02
申请人： 에스케이하이닉스 주식회사
发明人： 송희웅 , 박근우 , 김용주 , 오익수 , 김형수 , 황태진 , 최해랑 , 이지왕
IPC分类号： H03M1/66 , H03M1/26 , H03M1/68 , H03M7/02
CPC分类号： H03M1/68 , H03M1/002 , H03M2201/6107 , H03M2201/62
摘要： 본 발명은 디지털-아날로그 변환기에서 입력되는 디지털 신호의 비트 수에 따라 증가하는 디지털-아날로그 변환기의 전체 면적을 줄이고 정확도를 높이는 내부 구성과 방법을 제공한다. 이를 위해 본 발명에 따른 디지털-아날로그 변환기는 N(N은 자연수) 비트의 디지털 신호를 입력받아 하위 비트부터 상위 비트를 순서대로 M(M은 자연수) 개의 그룹으로 분류한 뒤 각각의 그룹의 디지털 신호에 가중치를 적용하여 대응하는 아날로그 값을 생성하고 M개의 하위부터 상위 그룹에서 출력된 각각의 아날로그 값을 순서대로 2
(N/M)*0 , 2
(N/M)*1 , ..., 2
(N/M)*(M-1) 배만큼 증가시켜 출력하기 위한 변환 회로를 포함한다. 따라서, 본 발명은 입력되는 디지털 신호의 비트 수에 따라 디지털-아날로그 변환기의 전체 면적이 기하급수적으로 증가하는 것을 막아 고해상도 전자 장치 및 시스템에 적용이 가능하면서 동시에 작은 면적을 가질 수 있다.
이진 가중치 기법, 디지털-아날로그 변환기, 미세 조정, 어림 조정, 칩 면적

10. 发明公开

KR1020070070992A 소형 티에프티 구동 드라이버 아이시 제품의디지털-아날로그 컨버터 有权
标题翻译：小尺寸TFT驱动器IC的DAC
公开(公告)号：KR1020070070992A
公开(公告)日：2007-07-04
申请号：KR1020050134090
申请日：2005-12-29
申请人： 매그나칩 반도체 유한회사
发明人： 권종혁
IPC分类号： H03M1/66 , G09G3/36
CPC分类号： H03M1/662 , G09G3/36 , H03M2201/62 , H03M2201/814 , H03M2201/932
摘要： A DAC of a small-sized TFT(Thin Film Transistor) driver IC is provided to reduce a overall size by decreasing a size of a DAC component corresponding to a single channel. A DAC(Digital to Analog Converter) driving circuit for a small-sized display device includes first to third switching elements. The first switching element includes PMOS(Positive Metal Oxide Semiconductor) and NMOS transistors, which are selectively switched by plural first input voltages. The second switching element includes one of the PMOS and NMOS(Negative Metal Oxide Semiconductor) transistors, so that plural second input voltages are selectively switched. The third switching element includes the PMOS and NMOS transistors and selectively switches plural third input voltages.
摘要翻译：提供小尺寸TFT（薄膜晶体管）驱动器IC的DAC，通过减小对应于单个通道的DAC组件的尺寸来减小总体尺寸。用于小尺寸显示装置的DAC（数模转换器）驱动电路包括第一至第三开关元件。第一开关元件包括由多个第一输入电压选择性地切换的PMOS（正金属氧化物半导体）和NMOS晶体管。第二开关元件包括PMOS和NMOS（负金属氧化物半导体）晶体管之一，从而选择性地切换多个第二输入电压。第三开关元件包括PMOS和NMOS晶体管，并选择性地切换多个第三输入电压。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式