专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020130052916A 전하 차감법을 적용한 디지털 아날로그 변환기 无效
标题翻译：数字到模拟转换器使用电荷分析方法
公开(公告)号：KR1020130052916A
公开(公告)日：2013-05-23
申请号：KR1020110118255
申请日：2011-11-14
申请人： 주식회사 실리콘웍스
发明人： 김지훈 , 손영준 , 나준호 , 배정열
IPC分类号： H03M1/66
CPC分类号： H03M1/66 , H03M2201/61 , H03M2201/62 , H03M2201/8152 , H03M2201/932
摘要： PURPOSE: A digital analog converter which applies an electric charge subtraction method is provided to minimize errors of capacitors and relatively reduce a size of a decoder. CONSTITUTION: A control signal generating device(340) generates a switch control signal in response to digital data of N bits. A resistance string(310) comprises a first resistor array, a second resistor array, and a third resistor array which respectively divide multiple resistances which are connected between a reference voltage and a grounding voltage in series. A switch block(320) outputs a selection voltage by switching a part of voltage which is applied to any node of multiple serial resistances respectively included in the first resistor array, the second resistor array, and the third resistor array in response to the switch control signal. A conversion voltage generating block(330) generates a conversion voltage in response to a negative phase clock signal which is opposite to a positive phase clock signal.
摘要翻译：目的：提供一种应用电荷减法的数字模拟转换器，以最小化电容器的误差并相对减小解码器的尺寸。构成：响应于N位的数字数据，控制信号产生装置（340）产生开关控制信号。电阻串（310）包括分别分别连接在参考电压和接地电压之间的多个电阻的第一电阻器阵列，第二电阻器阵列和第三电阻器阵列。开关块（320）响应于开关控制切换施加到分别包括在第一电阻器阵列，第二电阻器阵列和第三电阻器阵列中的多个串联电阻的任何节点的电压的一部分来输出选择电压信号。转换电压产生块（330）响应于与正相位时钟信号相反的负相位时钟信号产生转换电压。

2. 发明公开

KR1020110125345A 전하 차감법 및 전하 전송 보간 방법이 적용된 디지털-아날로그 컨버터 회로 有权
标题翻译：使用电荷分析方法和电荷转移插值的数字模拟转换
公开(公告)号：KR1020110125345A
公开(公告)日：2011-11-21
申请号：KR1020100044815
申请日：2010-05-13
申请人： 주식회사 실리콘웍스
发明人： 김지훈 , 손영준 , 나준호 , 배정열 , 이상국
IPC分类号： H03M1/66
CPC分类号： H03M1/68 , H03M1/765 , H03M1/804
摘要： PURPOSE: A digital to analog converter circuit is provided to reduce the entire area of a digital to analog converter by reducing the number of resistance of a divider and the number of switches. CONSTITUTION: A resistance cell distributes voltage by each resistance divider. 2 bit 2-to-4 decoder groups(521,523a,523b,525a,525b) output voltage which corresponds by processing digital data divided in the resistance cell. Capacitor groups(531,533,535) are applied voltages(V1-V5) which are outputted from the 2 bit 2-to-4 decoder groups and execute electric charge by a charge subtraction method. The capacitor groups transfer electric charge by a charge transfer interpolation method. An operational amplifier(540) generates output voltage by receiving interpolation voltage corresponding to charge quantity which is transmitted from reference voltage and the capacitor group.
摘要翻译：目的：提供数模转换器电路，通过减少分频器的电阻数量和开关数量来减少数模转换器的整个面积。构成：电阻单元通过每个电阻分压器分配电压。 2位2位至4位解码器组（521,523a，523b，525a，525b）输出电压，该电压对应于处理在电阻单元中划分的数字数据。电容器组（531,533,535）是从2位2对4解码器组输出的施加电压（V1-V5），并通过电荷减法方法执行电荷。电容器组通过电荷转移插值法传送电荷。运算放大器（540）通过接收对应于从参考电压和电容器组发送的电荷量的内插电压来产生输出电压。

3. 发明授权

KR101170620B1 전하 차감법 및 전하 전송 보간 방법이 적용된 디지털-아날로그 컨버터 회로 有权
标题翻译：使用电荷分析方法和电荷转移插值的数字模拟转换
公开(公告)号：KR101170620B1
公开(公告)日：2012-08-02
申请号：KR1020100044815
申请日：2010-05-13
申请人： 주식회사 실리콘웍스
发明人： 김지훈 , 손영준 , 나준호 , 배정열 , 이상국
IPC分类号： H03M1/66
CPC分类号： H03M1/68 , H03M1/765 , H03M1/804
摘要： 본 발명에 따른 전하 차감법 및 전하 전송 보간 방법이 적용된 디지털-아날로그 컨버터는 총 K 비트(= 상위 M 비트 + 하위 N 비트)의 데이터를 각각의 저항 디바이더에 의해 전압을 분배하는 저항 셀(Resistor Cell); 상기 저항 셀(Resistor Cell)에서 분배된 상기 M 비트 또는 상기 N 비트의 디지털 데이터를 인가 받아 각각 2 비트 단위로 처리하여 각각 상응하는 전압(V5, V4, V3, V2, V1)을 출력하는 디코더 그룹(521, 523a, 523b, 525a, 525b); 상기 디코더 그룹(521, 523a, 523b, 525a, 525b)에서 출력된 전압(V5, V4, V3, V2, V1)을 각각 인가받아 전하 차감법(charge subtraction method)에 의한 전하 충전 및 전하 전송 보간(charge transfer interpolation) 방법에 의한 전하 전송을 구현하는 커패시터 그룹(531, 533, 535); 및 제1 입력단자(+)는 기준 전압(V
L )을 인가받고, 제2 입력단자(-)는 상기 커패시터 그룹(531, 533, 535)에서 전송된 전하량에 상응하는 보간 전압을 인가 받아 출력전압 (Vout)을 발생시키는 연산증폭기(OP-AMP, 540)를 제공함에 기술적 특징이 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式