专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101923127B1 반도체 장치 및 반도체 장치의 제조방법 有权
公开(公告)号：KR101923127B1
公开(公告)日：2018-11-28
申请号：KR1020147003524
申请日：2012-09-06
申请人： 후지 덴키 가부시키가이샤
发明人： 키리사와,미츠아키
IPC分类号： H01L29/861 , H01L21/265 , H01L21/28 , H01L21/329
CPC分类号： H01L21/324 , H01L21/265 , H01L21/26513 , H01L21/2652 , H01L21/28568 , H01L21/304 , H01L29/06 , H01L29/0615 , H01L29/0878 , H01L29/1079 , H01L29/1095 , H01L29/167 , H01L29/36 , H01L29/456 , H01L29/6609 , H01L29/66128 , H01L29/66712 , H01L29/7801 , H01L29/7802 , H01L29/861 , H01L29/8611 , H01L29/868
摘要： 고농도의안티몬이도핑되어이루어지는 n형반도체기판(n형캐소드층(1))의상면에, n형드리프트층(2)이되는 n형의에피택셜층(10)이형성되어있다. n형드리프트층(2)의표면에는, p형애노드층(3)이형성되어있다. n형캐소드층(1)의하면에는, n형캐소드층(1)의불순물농도와동일한정도또는 n형캐소드층(1)의불순물농도이상의불순물농도로 n형콘택트층(4)이형성되어있다. 상기 n형콘택트층(4)에접하도록캐소드전극(6)이형성되어있다. 상기 n형콘택트층(4)에는, 인을도핑하는동시에, 500℃이하의저온열처리에의해완전하게는재결정화시키지않고격자결함을잔류시키고있다. 이로써, 다이오드또는 MOSFET 등에있어서, 웨이퍼의균열을최소한으로하며, 또한웨이퍼이면의반도체층과금속전극간의양호한오믹콘택트를확보할수가있다.

2. 发明授权

KR101904078B1 실리콘 단결정 중 질소농도 산출방법 및 저항율 시프트량 산출방법 有权
公开(公告)号：KR101904078B1
公开(公告)日：2018-10-05
申请号：KR1020147005345
申请日：2012-08-08
申请人： 신에쯔 한도타이 가부시키가이샤
发明人： 호시,료지 , 카마다,히로유키
IPC分类号： G01N27/04 , C30B15/00 , C30B29/06 , H01L21/66
CPC分类号： G01N27/14 , G01N27/04 , G01N27/041 , G01N33/00 , G01N2033/0095 , H01L22/14 , H01L22/20 , H01L29/167
摘要： 본발명은, 질소를도프한실리콘단결정중의질소농도를산출하는방법으로서, 상기질소도프실리콘단결정에서의, 산소도너를소거하는열처리후의저항율과질소산소도너를소거하는열처리후의저항율과의차이로부터구해지는캐리어농도차분Δ[n]과, 산소농도[Oi]와, 질소농도[N]와의상관관계를미리구해두고, 상기상관관계에기초하여, 상기캐리어농도차분Δ[n]과상기산소농도[Oi]로부터, 질소도프실리콘단결정중의미지의질소농도[N]를산출하여구하는실리콘단결정중 질소농도산출방법을제공한다. 이에의해, 산소농도가상이한경우에도대응하여질소농도의값을구할수 있는실리콘단결정중의질소농도를산출하는방법및 저항율의시프트량을산출하는방법이제공된다.

3. 发明授权

KR101879042B1 반도체 디바이스 및 이의 형성 방법 有权
公开(公告)号：KR101879042B1
公开(公告)日：2018-07-16
申请号：KR1020160109935
申请日：2016-08-29
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 창치아밍 , 리우치웬 , 후앙신치에 , 리쳉치엔
IPC分类号： H01L29/78 , H01L21/205 , H01L29/66
CPC分类号： H01L29/36 , H01L21/02532 , H01L21/26506 , H01L29/0657 , H01L29/167 , H01L29/41791 , H01L29/66795 , H01L29/7848 , H01L29/785
摘要： 반도체디바이스는기판, 적어도하나의반도체핀, 및적어도하나의에피텍시구조물을포함한다. 반도체핀은기판상에존재한다. 반도체핀은위에적어도하나의리세스가구비된다. 에피텍시구조물은반도체핀의리세스에존재한다. 에피텍시구조물은반도체핀으로부터기판으로의방향을따라배열된최상부부분, 제1 부분및 제2 부분을포함한다. 제1 부분은최상부부분의게르마늄원자퍼센티지및 제2 부분의게르마늄원자퍼센티지보다더 높은게르마늄원자퍼센티지를갖는다.

4. 发明公开

KR20180059455A 신규한 탄소 동소체 프로토민 审中-公开
公开(公告)号：KR20180059455A
公开(公告)日：2018-06-04
申请号：KR20187008640
申请日：2016-08-07
IPC分类号： C01B32/05 , H01L21/02
CPC分类号： C01B32/15 , C01B32/05 , C01P2006/40 , H01B1/04 , H01L29/167
摘要： 본발명은탄소동소체에걸쳐분산된탄소원자의다중클러스터를함유하는새롭고유용한합성탄소동소체를제시한다. 이클러스터들은 sp2 혼성결합에의해 4개의다른탄소원자에결합된탄소원자를함유한다. 동소체는 sp3 혼성결합에의해서로결합된다수의주위탄소원자를더 함유한다. 탄소원자의다중클러스터중 하나는탄소동소체내 중심에위치한다.

5. 发明公开

KR1020170121667A FINFET 및 FINFET 형성 방법 审中-实审
标题翻译：形成FINFET和FINFET的方法
公开(公告)号：KR1020170121667A
公开(公告)日：2017-11-02
申请号：KR1020160135160
申请日：2016-10-18
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 쳉퉁웬 , 로웨이양 , 첸치산
IPC分类号： H01L29/78 , H01L29/66
CPC分类号： H01L27/0886 , H01L21/30604 , H01L21/823431 , H01L29/0649 , H01L29/0847 , H01L29/1054 , H01L29/167
摘要： 실시예는구조물로서, 상기구조물은기판위의제 1 핀, 기판위의제 2 핀 - 상기제 2 핀은제 1 핀에인접함 - , 제 1 핀및 제 2 핀을둘러싸는격리영역 - 상기격리영역의제 1 부분이제 1 핀과제 2 핀사이에있음 - , 제 1 핀및 제 2 핀의측벽을따르고상위표면위에있는게이트구조물 - 상기게이트구조물은제 1 핀및 제 2 핀에서채널영역을정의함 - , 게이트구조물의측벽상의게이트시일스페이서 - 상기게이트시일스페이서의제 1 부분이제 1 핀과제 2 핀사이의격리영역의제 1 부분상에있음 - , 및게이트구조물에인접한제 1 핀및 제 2 핀상의소스/드레인영역을포함한다.
摘要翻译：一个实施例是一种结构，该结构包括衬底上的第一引脚，衬底上的第二引脚，第二引脚接触第一引脚，围绕第一引脚和第二引脚的隔离区域，隔离区的第一部分现在在引脚1和引脚2之间 - 沿着第一和第二鳍的侧壁并且在顶表面上方的栅极结构，栅极结构在第一和第二引脚处具有沟道区定义函数 - 一个门密封在所述栅极结构的侧壁间隔物 - 第一部分之间，在所述隔离区的第一部分现在第一引脚分配栅极密封垫片的第二销，第一销邻近所述栅极结构和并且在双引脚上有一个源/漏区。

6. 发明公开

KR1020170103651A SOI 기판 및 그 제조방법 审中-实审
标题翻译： SOI衬底及其制造方法
公开(公告)号：KR1020170103651A
公开(公告)日：2017-09-13
申请号：KR1020170023836
申请日：2017-02-23
申请人： 징 세미콘덕터 코포레이션
发明人： 샤오디유안
IPC分类号： H01L21/762 , H01L21/02 , H01L21/3115 , H01L21/18 , H01L21/324
CPC分类号： H01L21/76254 , H01L21/26533 , H01L21/324 , H01L21/84 , H01L27/1203 , H01L29/0649 , H01L29/167 , H01L29/207 , H01L29/227
摘要： 본발명은 SOI 기판을제조하는방법을제공하며, 상기방법은: 제1 반도체기판을제공하는단계; 제1 웨이퍼를형성하기위해상기제1 반도체기판의상부표면상에제1 절연층을성장시키는단계; 상기제1 웨이퍼의일정한미리결정된깊이로듀테륨및 수소이온공동도핑층을임플랜트하는단계; 제2 기판을제공하는단계; 제2 웨이퍼를형성하기위해상기제2 반도체기판의상부표면상에제2 절연층을성장시키는단계; 상기제1 웨이퍼를상기제2 웨이퍼와본딩하는단계; 제1 웨이퍼및 제2 웨이퍼를어닐링하는단계; 상기제1 웨이퍼의일부분을상기제2 웨이퍼로부터분리하는단계; 그리고상기제2 웨이퍼상에듀테륨및 수소이온공동도핑층을형성하는단계를포함한다.
摘要翻译：本发明提供了一种制造SOI衬底的方法，包括：提供第一半导体衬底; 在第一半导体衬底的顶表面上生长第一绝缘层以形成第一晶片; 将氘和氢离子腔掺杂层注入到第一晶片的预定的预定深度; 提供第二衬底; 在第二半导体衬底晶片上生长第二绝缘层以形成第二晶片; 将第一晶片与第二晶片接合; 退火第一晶片和第二晶片; 将第一晶片的一部分与第二晶片分离; 并在第二晶圆上形成氘氢离子腔掺杂层。

7. 发明授权

KR101738895B1 도펀트 함유 폴리머 필름을 통한 기판의 도핑 방법 有权
公开(公告)号：KR101738895B1
公开(公告)日：2017-05-23
申请号：KR1020150058364
申请日：2015-04-24
申请人： 더 리전츠 오브 더 유니버시티 오브 캘리포니아 , 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 , 다우 글로벌 테크놀로지스 엘엘씨
发明人： 세갈만래이첼에이. , 포페레부샨씨. , 트레포나스3세피터 , 하이취앤드류티.
IPC分类号： H01L21/265 , H01L21/02
CPC分类号： H01L21/2254 , C09D153/00 , H01L21/02118 , H01L21/2225 , H01L21/2258 , H01L21/31058 , H01L29/167 , H01L29/207
摘要： 본원에코폴리머, 도펀트전구체및 용매를포함하는조성물의코팅을기판상에배치하는단계; 및상기기판을 750 내지 1300C의온도에서 0.1 초내지 24 시간동안어닐링하여도펀트를기판으로확산시키는단계를포함하며; 여기서코폴리머는용액중에상 분리및 도펀트전구체를포매하는(embedding) 것이가능한, 기판의도핑방법이개시된다. 직경 3 내지 30 nm의포매된도펀트도메인을포함하고; 여기서도메인은 13족또는 15족원자를포함하며, 포매된구형도메인은기판표면의 30 nm 내에위치하는반도체기판이또한개시된다.

8. 发明公开

KR1020170055611A 표시 장치 审中-实审
标题翻译：显示设备
公开(公告)号：KR1020170055611A
公开(公告)日：2017-05-22
申请号：KR1020150158254
申请日：2015-11-11
申请人： 삼성디스플레이 주식회사
发明人： 김일주 , 송희림 , 전무경
IPC分类号： H01L51/52 , H01L27/32
CPC分类号： H01L51/5275 , G02B3/0056 , G02B3/0087 , G02B3/08 , G02B19/0014 , G02B19/0066 , H01L27/3246 , H01L27/3248 , H01L27/3258 , H01L27/3262 , H01L27/3265 , H01L27/3276 , H01L29/167 , H01L29/78675 , H01L51/5206
摘要： 본발명의일 실시예에따른표시장치는, 복수의화소가위에위치하는기판및 상기기판위에배치되며, 복수의화소각각에대응되는복수의프레넬렌즈를포함하는렌즈층을포함하며, 복수의프레넬렌즈각각은, 프레넬렌즈의중심을기준으로반경방향으로서로인접하여위치하는복수의프레넬존(Fresnel zone)을포함하고, 각프레넬존은, 프레넬렌즈의중심으로부터반경방향을따라갈수록단계적으로변하는굴절률을가질수 있다.
摘要翻译：根据本发明的一个实施例中显示装置，该基板和设置，其位于上的多个像素的基板上，并且包括对应于每个多个像素，多个的多个菲涅耳透镜的透镜层每个菲涅耳透镜，其中多个位于彼此相邻的径向围绕所述菲涅耳透镜方向的中心，并且包括框架neljon（菲涅耳区），每个帧neljon，从菲涅耳透镜的中心沿径向方向上增加它可能具有逐步变化的折射率。

9. 发明授权

KR101735712B1 다이아몬드 반도체 장치 및 그 제조 방법 有权
公开(公告)号：KR101735712B1
公开(公告)日：2017-05-16
申请号：KR1020157006346
申请日：2013-08-08
申请人： 고쿠리츠겐큐가이하츠호진 산교기쥬츠소고겐큐쇼
发明人： 카토히로미츠 , 마키노토시하루 , 오구라마사히코 , 타케우치다이스케 , 야마사키사토시 , 하타노무츠코 , 이와사키타카유키
IPC分类号： H01L29/16 , H01L29/04 , H01L29/06 , H01L29/66 , H01L29/78 , H01L29/808
CPC分类号： H01L29/1602 , H01L21/02376 , H01L21/0242 , H01L21/02444 , H01L21/02527 , H01L21/02576 , H01L21/02579 , H01L21/02609 , H01L21/0262 , H01L21/02639 , H01L21/02647 , H01L29/045 , H01L29/0657 , H01L29/167 , H01L29/66045 , H01L29/7802 , H01L29/808 , H01L29/8083
摘要： 본발명은장치설계의자유도를크게높이는동시에효율적으로제조가능한다이아몬드반도체장치및 그제조방법을제공한다. 본발명의다이아몬드반도체장치는다이아몬드기판과상기다이아몬드기판의 {001} 결정면을갖는기판면위에거의수직으로융기하여배치되는다이아몬드단차부와 n형의인-도핑다이아몬드영역및 다이아몬드절연영역을포함하고, 상기다이아몬드단차부는측면에 {110}의결정면을갖는제1단차부와측면에 {100}의결정면을갖는제2단차부와일체로형성되고, 상기인-도핑다이아몬드영역은상기제1단차부의상기단차형상의바닥모서리를기점으로상기제1단차부의측면및 상기다이아몬드기판의상기기판면을성장기반면으로하여결정성장시켜형성되고, 상기다이아몬드절연영역은상기제2단차부의측면및 상기다이아몬드기판의상기기판면을성장기반면으로하여결정성장시켜형성된다.

10. 发明公开

KR1020170019541A 3차원 반도체 메모리 장치 审中-实审
标题翻译： 3三维半导体器件
公开(公告)号：KR1020170019541A
公开(公告)日：2017-02-22
申请号：KR1020150113227
申请日：2015-08-11
申请人： 삼성전자주식회사
发明人： 이도현 , 손영환 , 송민영 , 박영우 , 이재덕
IPC分类号： H01L27/115
CPC分类号： H01L27/11582 , H01L27/11529 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L29/167
摘要： 3차원반도체메모리장치가제공된다. 3차원반도체메모리장치는반도체기판상에집적된주변로직회로들및 상기주변로직회로들을덮는하부매립절연막을포함하는주변로직구조체; 상기주변로직구조체상의수평반도체층; 상기수평반도체층상에수직적으로적층된복수개의전극들을포함하는적층구조체들; 및상기적층구조체들을관통하여상기수평반도체층과연결되는복수개의수직구조체들을포함한다. 상기수평반도체층은, 상기하부매립절연막상에배치되며, 불순물확산억제물질및 제 1 불순물농도의제 1 도전형불순물들이함께도핑된제 1 반도체층; 및상기제 1 반도체층상에배치되며, 상기제 1 불순물농도보다작은제 2 불순물농도의상기제 1 도전형불순물들이도핑되거나언도프된제 2 반도체층을포함한다.
摘要翻译：提供一种三维半导体存储器件，其包括在半导体衬底上的外围逻辑结构，包括外围逻辑电路和下部绝缘间隙填充层，外围逻辑结构上的水平半导体层，堆叠在水平半导体层上，包括垂直堆叠在水平半导体层上的多个电极的堆叠和穿过堆叠并连接到水平半导体层的多个垂直结构。水平半导体层可以包括设置在下绝缘间隙填充层上并与反扩散材料共掺杂的第一半导体层和第一杂质浓度的第一导电型杂质，以及设置在第一半导体层上的第二半导体层，掺杂具有低于第一杂质浓度的第二杂质浓度的第一导电型杂质或未掺杂的。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式