专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR20180054832A 매립형 와이어 본드 와이어 审中-公开
公开(公告)号：KR20180054832A
公开(公告)日：2018-05-24
申请号：KR20187011622
申请日：2016-10-12
申请人： INVENSAS CORP
发明人： PRABHU ASHOK S , AWUJOOLA ABIOLA , ZOHNI WAEL , SUBIDO WILLMAR
IPC分类号： H01L23/49 , H01L23/00 , H01L23/498 , H01L25/065 , H01L25/10
CPC分类号： H01L25/0657 , H01L23/3135 , H01L23/3157 , H01L23/552 , H01L24/01 , H01L24/42 , H01L24/44 , H01L24/45 , H01L24/46 , H01L24/47 , H01L24/48 , H01L24/49 , H01L25/0652 , H01L25/0655 , H01L25/16 , H01L2224/42 , H01L2224/44 , H01L2224/45 , H01L2224/46 , H01L2224/47 , H01L2224/48 , H01L2224/48091 , H01L2224/49 , H01L2224/49051 , H01L2224/49052 , H01L2225/06506 , H01L2225/06537 , H01L2924/19107 , H01L2924/00014
摘要： 일반적으로수직통합형마이크로전자패키지에관한장치가개시된다. 그의장치에서, 기판이상부표면및 상부표면반대편의하부표면을갖는다. 제1 마이크로전자디바이스가기판의상부표면에결합된다. 제1 마이크로전자디바이스는수동형마이크로전자디바이스이다. 제1 와이어본드와이어가기판의상부표면에결합되고그로부터멀어지게연장된다. 제2 와이어본드와이어가제1 마이크로전자디바이스의상부표면에결합되고그로부터멀어지게연장된다. 제2 와이어본드와이어는제1 와이어본드와이어보다짧다. 제2 마이크로전자디바이스가제1 와이어본드와이어및 제2 와이어본드와이어의상부단부에결합된다. 제2 마이크로전자디바이스는제1 마이크로전자디바이스위에위치되고제1 마이크로전자디바이스와적어도부분적으로중첩된다.

2. 发明公开

KR20180031576A 집적 회로 디바이스들 및 이들을 조립하는 방법들 审中-公开
标题翻译：集成电路器件及其组装方法
公开(公告)号：KR20180031576A
公开(公告)日：2018-03-28
申请号：KR20170117284
申请日：2017-09-13
申请人： GEN ELECTRIC
发明人： GOWDA ARUN VIRUPAKSHA
IPC分类号： H01L25/065 , H01L23/00 , H01L23/48 , H01L23/495
CPC分类号： H01L25/0657 , H01L23/3128 , H01L23/34 , H01L23/481 , H01L23/528 , H01L24/10 , H01L24/42 , H01L25/0652 , H01L25/50 , H01L2225/0651 , H01L2225/06541 , H01L2225/06568
摘要： 집적회로(IC) 디바이스가설명된다. IC 디바이스는기판을포함한다. 관통하는캐비티를포함하는연결컴포넌트가기판에부착된다. 메모리다이는연결컴포넌트의캐비티에위치지정되고기판에전기적으로커플링된다. 로직다이는메모리다이및 연결컴포넌트의적어도일부위로연장되고, 연결컴포넌트및 메모리다이에전기적으로커플링된다. 연결컴포넌트는실리콘관통비아없이형성되고와이어본딩을통해기판에전기적으로커플링된다.
摘要翻译：描述了集成电路（IC）器件（300）。 IC器件（300）包括衬底（302）。包括穿过其中的空腔（324）的连接部件（304）附接到衬底（302）。存储器管芯（312）位于连接部件（304）的空腔（324）中并电耦合至基板（302）。逻辑管芯（308）在存储器管芯（312）和连接部件（304）的至少一部分上延伸，并电连接到连接部件（304）和存储器管芯（312）。连接部件（304）形成为没有硅通孔并且通过引线键合电耦合到衬底（302）。

3. 发明公开

KR1020170004725A 발광 소자 및 발광 모듈 审中-实审
标题翻译：发光装置及其照明模块
公开(公告)号：KR1020170004725A
公开(公告)日：2017-01-11
申请号：KR1020150095456
申请日：2015-07-03
申请人： 엘지이노텍 주식회사
发明人： 마츠다슈헤이
IPC分类号： H01L33/62 , H01L33/60 , H01L33/36 , H01L33/64
CPC分类号： H01L33/36 , H01L24/42 , H01L33/60 , H01L33/62 , H01L33/64 , H01L2224/48091 , H01L2224/48227 , H01L2924/00014
摘要： 실시예에따른발광소자는, 하부에제1전극및 제2전극을갖고광을방출하는발광칩; 상기발광칩의제1전극아래에배치된제1리드프레임; 상기발광칩의제2전극아래에배치된제2리드프레임; 상기제1 및제2 리드프레임사이에배치되며, 상기제1 및제2전극과전기적으로연결된보호칩; 및상기발광칩과상기제1 및제2리드프레임의둘레에배치된반사부재를포함한다.
摘要翻译：根据实施例的发光器件包括：具有多个半导体层的发光芯片和在所述多个半导体层下方的第一电极和第二电极; 设置在所述发光芯片的第一电极下方的第一引线框架; 设置在所述发光芯片的第二电极下方的第二引线框架; 保护芯片，设置在第一和第二引线框架之间并电连接到第一和第二电极; 以及设置在发光芯片和第一引线框架和第二引线框架的周边的反射构件。

4. 发明授权

KR101647863B1 반도체 장치 有权
公开(公告)号：KR101647863B1
公开(公告)日：2016-08-11
申请号：KR1020117017108
申请日：2009-12-02
申请人： 로무 가부시키가이샤
发明人： 고가,아끼히로 , 니시오까,다로
IPC分类号： H01L23/50 , H01L23/28
CPC分类号： H01L23/49548 , H01L23/293 , H01L23/3107 , H01L23/3114 , H01L23/49 , H01L23/49503 , H01L23/4952 , H01L23/49541 , H01L24/32 , H01L24/42 , H01L24/48 , H01L24/49 , H01L2224/05599 , H01L2224/32245 , H01L2224/48091 , H01L2224/48106 , H01L2224/48177 , H01L2224/48247 , H01L2224/49 , H01L2224/73265 , H01L2924/00014 , H01L2924/01004 , H01L2924/1715 , H01L2924/181 , H01L2224/45099 , H01L2924/00012 , H01L2924/00
摘要： 본발명의반도체장치는, 반도체칩과, 상기반도체칩이상면에접합되는아일런드와, 상기아일런드의주위에배치되는리드와, 상기반도체칩의표면과상기리드의상면사이에가설되는본딩와이어와, 상기반도체칩, 상기아일런드, 상기리드및 상기본딩와이어를일괄하여밀봉하는수지패키지를포함하고,상기아일런드의하면및 상기리드의하면이상기수지패키지의이면에서노출되어있고, 상기리드에, 하면측으로부터오목하게들어가고, 그측면에서개방되는오목부가형성되어있다.

5. 发明公开

KR1020160088414A 본딩용 코팅 와이어 审中-实审
标题翻译：用于粘接应用的涂层线
公开(公告)号：KR1020160088414A
公开(公告)日：2016-07-25
申请号：KR1020167016438
申请日：2013-11-21
申请人： 헤레우스 도이칠란트 게엠베하 운트 코. 카게
发明人： 루카스,안네테 , 벤첼,파트릭 , 도이슐레,미하엘 , 밀케,오이겐 , 토마스,스펜 , 샤르프,위르겐
IPC分类号： C23C18/08 , C23C14/14 , C23C28/02 , C23C30/00 , H01B1/02 , H01L23/00 , B23K35/02 , B23K101/36 , C25D7/06
CPC分类号： B23K35/40 , B23K20/007 , B23K20/10 , B23K35/0261 , B23K35/0272 , B23K35/30 , B23K35/3006 , B23K35/302 , B23K35/322 , B23K35/404 , B23K2201/42 , C22F1/08 , C23C14/14 , C23C18/08 , C23C28/00 , C23C30/00 , C23F17/00 , C25D5/34 , C25D7/0607 , H01B1/026 , H01L24/43 , H01L24/45 , H01L24/48 , H01L24/745 , H01L24/85 , H01L2224/05124 , H01L2224/05624 , H01L2224/4321 , H01L2224/43823 , H01L2224/43825 , H01L2224/43826 , H01L2224/43848 , H01L2224/45015 , H01L2224/45139 , H01L2224/45147 , H01L2224/45565 , H01L2224/45639 , H01L2224/45644 , H01L2224/45647 , H01L2224/45663 , H01L2224/45664 , H01L2224/45669 , H01L2224/45673 , H01L2224/45676 , H01L2224/45678 , H01L2224/48091 , H01L2224/48247 , H01L2224/48465 , H01L2224/48472 , H01L2224/48824 , H01L2224/85181 , H01L2224/85205 , H01L2224/85444 , H01L2924/00011 , H01L2924/01076 , H01L2924/12044 , H01L2924/181 , H05K1/09 , H05K2201/10287 , H05K2203/049 , Y10T428/12875 , Y10T428/12889 , B23K2201/36 , C23C28/023 , H01L24/42 , H01L2924/00014 , H01L2924/00 , H01L2924/20109 , H01L2924/2011 , H01L2924/01029 , H01L2924/01047 , H01L2924/01046 , H01L2924/2075 , H01L2924/20751 , H01L2924/20752 , H01L2924/20753 , H01L2924/20754 , H01L2924/20755 , H01L2924/20756 , H01L2924/20757 , H01L2924/20758 , H01L2924/01014 , H01L2924/013 , H01L2924/20303 , H01L2924/20304 , H01L2924/20305 , H01L2924/00012 , H01L2924/01006 , H01L2924/01001 , H01L2924/01008 , H01L2924/01007 , H01L2924/01204 , H01L2924/20105 , H01L2924/20106 , H01L2924/20107 , H01L2924/20108 , H01L2924/00013 , H01L2924/01049 , H01L2924/01005 , H01L2924/01015 , H01L2924/01033
摘要： 본발명은표면(15)을갖고구리와은으로이루어진군으로부터선택되는코어주성분을포함하는코어(2)와; 코어(2)의표면(15)에적어도부분적으로겹쳐있고, 팔라듐, 백금, 금, 로듐, 루테늄, 오스뮴과이리듐으로이루어진군으로부터선택되는코팅성분을포함하며, 와이어코어전구체위에코팅성분전구체를함유하는액체의필름을증착하고상기증착된필름을가열하여코팅성분전구체를금속상으로분해함으로써상기코어의표면에도포되는코팅층(3)을포함하는본딩와이어에관한것이다.
摘要翻译：根据本发明的接合线包含具有表面的芯和至少部分地叠置在芯的表面上的涂层。芯包含选自铜和银的核心主要成分，涂层含有选自钯，铂，金，铑，钌，锇和铱的涂层成分。通过将含有涂层组分前体的液体的膜沉积到芯芯前体上并加热沉积膜以将涂层组分前体分解成金属相，将涂层施加在芯的表面上。

6. 发明公开

KR1020150093981A 반도체 패키지 및 그 제조 방법 审中-实审
标题翻译：半导体封装及其制造方法
公开(公告)号：KR1020150093981A
公开(公告)日：2015-08-19
申请号：KR1020140014687
申请日：2014-02-10
申请人： 삼성전기주식회사
发明人： 이창배 , 박노일 , 박승욱
IPC分类号： H01L25/04
CPC分类号： H01L2224/48227 , H01L2224/73265 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L25/073 , H01L23/28 , H01L23/49827 , H01L23/538 , H01L24/42 , H01L25/071
摘要： 본 발명에 의한 반도체 패키지는, 인쇄회로기판; 상기 인쇄회로기판의 일면에 실장된 적층된 구조의 제1 반도체 소자와 제2 반도체 소자로서, 상기 제2 반도체 소자는 상기 제1 반도체 소자보다 큰 제1 반도체 소자 및 제2 반도체 소자; 및 상기 제1 반도체 소자 주변의 상기 제2 반도체 소자와 상기 인쇄회로기판 사이의 빈 공간에 적어도 일부분이 배치되는 적어도 하나의 제3 소자를 포함하여, 인쇄회로기판의 변형 없이 그리고 전자부품의 변경이나 개선 없이 간단한 제조 공정으로 공간 이용효율을 극대화할 수 있어 반도체 패키지의 크기를 최소화할 수 있다.
摘要翻译：半导体封装包括：印刷电路板; 第一半导体器件和第二半导体器件，其是安装在印刷电路板的一个表面上的堆叠结构，其中第二半导体器件大于第一半导体器件; 以及至少一个第三器件，其至少一部分设置在第一半导体器件周围的印刷电路板和第二半导体器件之间的空间中。可以通过简单的制造过程来最大限度地提高空间利用效率，而不会导致印刷电路板的变形，并且不改变或改进电子部件，并且可以使半导体封装的尺寸最小化。

7. 发明公开

KR1020150002077A 파워 반도체 모듈 审中-实审
标题翻译：功率半导体模块
公开(公告)号：KR1020150002077A
公开(公告)日：2015-01-07
申请号：KR1020130075413
申请日：2013-06-28
申请人： 삼성전자주식회사
发明人： 이백우 , 부성운
IPC分类号： H01L29/739 , H01L29/78
CPC分类号： H01L27/04 , H01L24/05 , H01L24/06 , H01L24/29 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/83 , H01L29/861 , H01L2224/04042 , H01L2224/05124 , H01L2224/05655 , H01L2224/0603 , H01L2224/29101 , H01L2224/29339 , H01L2224/29347 , H01L2224/32225 , H01L2224/45015 , H01L2224/45147 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/4846 , H01L2224/48472 , H01L2224/48855 , H01L2224/4903 , H01L2224/49111 , H01L2224/49175 , H01L2224/73265 , H01L2224/83203 , H01L2224/83801 , H01L2224/8384 , H01L2224/83951 , H01L2224/85205 , H01L2924/00011 , H01L2924/10272 , H01L2924/1033 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/15747 , H01L23/53238 , H01L23/4924 , H01L24/42 , H01L2924/00014 , H01L2924/00 , H01L2924/2076 , H01L2924/01015 , H01L2924/01005 , H01L2924/00012 , H01L2924/014 , H01L2224/83205
摘要： 파워 반도체 모듈이 개시된다. 개시된 파워 반도체 모듈은 기판 상의 적어도 하나의 파워 소자와, 상기 파워소자의 상면의 적어도 하나의 전극과, 상기 전극 상의 니켈 도금층과, 상기 니켈 도금층에 일단이 연결되는 구리 와이어를 포함한다. 상기 파워 소자의 측면에는 상기 측면을 둘러싸는 보호층이 형성될 수 있다.
摘要翻译：公开了功率半导体模块。所公开的功率半导体模块包括形成在基板上的至少一个功率器件，形成在功率器件的上侧的至少一个电极，形成在电极上的镀镍层，以及铜线，一端连接到镀镍层。在功率器件的侧面上形成保护层以包围功率器件的侧面。

8. 发明公开

KR1020110022781A ＳＭＤ형 소자의 ＬＩＤ 패키징 공법과 이를 위한 장치 有权
标题翻译：用于包装元件型表面安装装置的方法及其装置
公开(公告)号：KR1020110022781A
公开(公告)日：2011-03-08
申请号：KR1020090080204
申请日：2009-08-28
申请人： (주)와이솔
发明人： 이훈용
IPC分类号： H01L23/28
CPC分类号： H01L2224/16225 , H01L2224/48227 , H01L2224/48465 , H01L2924/16152 , H01L23/043 , H01L23/13 , H01L23/642 , H01L24/42 , H01L2924/00
摘要： PURPOSE: A SMD device LID package method and an apparatus thereof are provided to shorten the manufacturing process by pressing a lid against a second electrode material smoothly to electrically connect them. CONSTITUTION: A flat type package(101) comprises an upper side and a lower side which are configured to be flat in sheet shape. An electrode is bonded to the upper part of the flat type package. An electrolyte(103) is located between a first electrode(102) and a second electrode(104). A lid(105) is attached to both ends of the flat type package top.
摘要翻译：目的：提供SMD器件LID封装方法及其装置，以通过平滑地将盖子压靠第二电极材料来电连接它们来缩短制造过程。构成：扁平型包装（101）包括被构造成平板状的上侧和下侧。电极结合到扁平型封装的上部。电解质（103）位于第一电极（102）和第二电极（104）之间。盖（105）附接到扁平型封装顶部的两端。

9. 发明公开

KR1020090011571A 반도체 패키지 无效
标题翻译：半导体封装
公开(公告)号：KR1020090011571A
公开(公告)日：2009-02-02
申请号：KR1020070075268
申请日：2007-07-26
申请人： 에스케이하이닉스 주식회사
发明人： 김승지
IPC分类号： H01L23/48 , H01L21/60 , H01L23/02
CPC分类号： H01L2224/48091 , H01L2224/48247 , H01L2924/3025 , H01L24/42 , H01L23/31 , H01L23/495 , H01L23/49816 , H01L2924/00014
摘要： A semiconductor package is provided to prevent the defect of a wire bonding process by inserting the substrate into a lead frame with a groove and bonding the inner lead of the lead frame with the semiconductor chip by a wire for electrical connection. A lead frame includes a pedal(205) of a photo frame shape, an inner lead(206), and an outer lead(208). A substrate(200) is adhered to the pedal of the lead frame. A semiconductor chip(202) is attached on the substrate. The inner lead of the lead frame and the semiconductor chip are electrically connected by a first bonding wire(211). The semiconductor chip and the substrate are electrically connected by a second bonding wire(212). The semiconductor chip, the first and second bonding wires, and the upper side of the substrate and the inner lead are sealed by a molding compound(214).
摘要翻译：提供半导体封装以通过将衬底插入到具有凹槽的引线框架中并且通过用于电连接的导线将引线框架的内部引线与半导体芯片接合来防止引线接合工艺的缺陷。引线框架包括相框形状的踏板（205），内引线（206）和外引线（208）。衬底（200）粘附到引线框架的踏板上。半导体芯片（202）安装在基板上。引线框架和半导体芯片的内引线通过第一接合线（211）电连接。半导体芯片和基板通过第二接合线（212）电连接。半导体芯片，第一和第二接合线以及基板的上侧和内部引线被模制化合物（214）密封。

10. 发明公开

KR1020070016063A 절연 게이트형 반도체 장치 및 그 제조 방법 失效
标题翻译：绝缘栅极型半导体器件及其制造方法
公开(公告)号：KR1020070016063A
公开(公告)日：2007-02-07
申请号：KR1020060070114
申请日：2006-07-26
申请人： 산요덴키가부시키가이샤
发明人： 구시야마가즈나리 , 오까다데쯔야 , 오이까와마꼬또
IPC分类号： H01L29/78
CPC分类号： H01L24/05 , H01L2224/02166 , H01L2224/04042 , H01L2224/45144 , H01L2224/48463 , H01L2224/49107 , H01L2924/01013 , H01L2924/01014 , H01L2924/13091 , H01L24/42 , H01L2924/00
摘要： 종래에는, 1층의 금속 전극층을 소자 영역에 컨택트시키고, 해당 금속 전극층 상에 본딩 와이어를 고착하였다. 장치의 온 저항을 저감하기 위해서는, 금속 전극층의 막 두께를 두껍게 하는 것이 바람직하지만, 패터닝의 정밀도에 한계가 있다. 또한, 본딩 와이어에 Au 세선을 채용하면, 시간 경과에 수반하여 Au/Al 공정층이 형성되어, 소자 영역의 층간 절연막에 프레셔를 주는 문제가 있었다. 금속 전극층을 2층으로 한다. 제1 전극층은, 종래와 같이 소자 영역에 맞춘 미세한 이격 거리로 패터닝한다. 한편 제2 전극층은 제1 전극층과 콘택트하면 되어, 이격 거리가 넓어져도 문제는 없다. 즉 제2 전극층을 원하는 막 두께로 할 수 있다. 또한, 와이어 본드 영역 하방의 제1 전극층 상에 질화막을 배치함으로써, Au/Al 공정층에 의한 체적 팽창이 발생한 경우라도 그 스트레스가 소자 영역에 전달되는 것을 방지할 수 있다.
전극층, 와이어 본드 영역, 질화막, 본딩 와이어, 절연막
摘要翻译：通常，使单层金属电极层与元件区域接触，并将接合线固定在金属电极层上。为了减小器件的导通电阻，优选的是增加金属电极层的膜厚度，但是图案化的精度是有限的。另外，在将Au线用于接合线的情况下，存在随着时间经过而形成Au / Al处理层，对器件区域的层间绝缘膜施加压力的问题。金属电极层由两层构成。第一电极层以与传统方法中的器件区域对齐的微小间隔被图案化。另一方面，第二电极层需要与第一电极层接触，使得即使分开距离变宽也没有问题。即，第二电极层可以具有期望的膜厚度。此外，通过在引线接合区域下方的第一电极层上设置氮化物膜，即使当由于Au / Al处理层引起的体积膨胀发生时，也可以防止应力传递到元件区域。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式