专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020160117597A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020160117597A
公开(公告)日：2016-10-10
申请号：KR1020167024445
申请日：2014-03-06
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 아키야마하지메 , 오카다아키라 , 야마시타긴야
IPC分类号： H01L21/66 , H01L21/768 , H01L21/786
CPC分类号： H01L22/32 , G01R31/26 , H01L22/14 , H01L23/53214 , H01L23/53242 , H01L2224/0603 , H01L22/34 , H01L21/768 , H01L21/786
摘要： 본발명은, 전기적특성의평가시에있어서의부분방전의발생을억제하고, 피측정물의위쪽부터고장해석을행하는것이가능한반도체장치를제공하는것을목적으로한다. 본발명에따른반도체장치(1)는, 적어도 1개이상의전극(17)과, 전극(17)의일부가노출되도록마련된적어도 1개이상의개구부(21)를갖고, 또한개구부(21) 이외의전극(17)을덮도록형성된절연성의보호층(20)과, 보호층(20) 및개구부(21)를덮고, 개구부(21)에있어서전극(17)과직접적으로접속하도록형성된도전층(26)을구비한다.
摘要翻译：本发明的目的是提供一种可以在评估电气特性的同时抑制局部放电发生的半导体器件，并且可以从测量对象的上侧进行故障分析。根据本发明的半导体器件包括：至少一个电极; 保护层，具有至少一个开口部，其设置成使得电极的一部分在开口部露出，并且形成为覆盖除了在开口部暴露的电极的部分之外的电极的另一部分，保护层绝缘以及形成为覆盖保护层和开口部并且在开口部处直接连接到电极的导电层。

2. 发明公开

KR1020150141119A 밀폐층을 갖는 배선 구조 无效
标题翻译：具有配合层的互连结构
公开(公告)号：KR1020150141119A
公开(公告)日：2015-12-17
申请号：KR1020140191803
申请日：2014-12-29
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 로시아윤 , 린융-치 , 슈에양-치 , 우창-지우 , 치오우웬-치
IPC分类号： H01L21/768
CPC分类号： H01L23/481 , H01L21/2885 , H01L21/76847 , H01L21/7685 , H01L21/76885 , H01L21/76898 , H01L23/525 , H01L23/53214 , H01L23/53228 , H01L23/53242 , H01L24/03 , H01L24/05 , H01L24/13 , H01L29/43 , H01L2224/0345 , H01L2224/03462 , H01L2224/0347 , H01L2224/03616 , H01L2224/0391 , H01L2224/0401 , H01L2224/04042 , H01L2224/04073 , H01L2224/05005 , H01L2224/05018 , H01L2224/05023 , H01L2224/05025 , H01L2224/05026 , H01L2224/05099 , H01L2224/05124 , H01L2224/05147 , H01L2224/05155 , H01L2224/05157 , H01L2224/05164 , H01L2224/05166 , H01L2224/0518 , H01L2224/05181 , H01L2224/05184 , H01L2224/05541 , H01L2224/05552 , H01L2224/05567 , H01L2224/05568 , H01L2224/0557 , H01L2224/05571 , H01L2224/0558 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05664 , H01L2224/05666 , H01L2224/0568 , H01L2224/05681 , H01L2224/1131 , H01L2224/1134 , H01L2224/11849 , H01L2224/13111 , H01L2224/13116 , H01L2224/13139 , H01L2224/13147 , H01L2924/00 , H01L2924/00011 , H01L2924/00012 , H01L2924/00014 , H01L2924/01322 , H01L2924/014 , H01L2924/12042 , H01L2924/207
摘要： 토포그래피변화가감소된전도성특징부를포함하는배선구조및 방법이개시된다. 배선구조는기판위에배치된컨택패드를포함한다. 컨택패드는제1 도전재료의제1 층과, 상기제1 층위에제2 도전재료의제2 층을포함한다. 제1 도전재료와제2 도전재료는실질적으로동일한재료로이루어지며, 제1 도전재료는제1 평균입자크기를가지고, 상기제2 도전재료는상기제1 평균입자크기보다작은제2 평균입자크기를가진다. 배선구조는또한, 기판과컨택패드를피복하며, 컨택패드를노출시키는개구를갖는패시베이션층을포함한다.
摘要翻译：公开了包括具有减小的地形变化的导电特征的布线结构及其方法。布线结构包括设置在基板上的接触垫。接触焊盘包括在第一层上的第一导电材料的第一层和第二导电材料的第二层。第一导电材料和第二导电材料由基本相同的材料制成，并且具有小于第一平均晶粒尺寸的第一平均晶粒尺寸和第二平均晶粒尺寸。所述布线结构还包括覆盖所述基板和所述接触垫的钝化层，并且所述钝化层具有暴露所述接触垫的开口。

3. 发明公开

KR1020140111910A 개선된 상호접속 구조에 대한 시스템 및 방법 有权
标题翻译：改进的互连结构的系统和方法
公开(公告)号：KR1020140111910A
公开(公告)日：2014-09-22
申请号：KR1020130068840
申请日：2013-06-17
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 첸시엔-웨이 , 차이하오-이 , 리멍-지 , 유첸-후아 , 유청-위안
IPC分类号： H01L21/60 , H01L21/768
CPC分类号： H01L24/02 , H01L21/486 , H01L21/52 , H01L21/565 , H01L21/566 , H01L21/76877 , H01L23/3192 , H01L23/525 , H01L23/53214 , H01L23/53228 , H01L23/53242 , H01L23/53257 , H01L23/53295 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L2224/02311 , H01L2224/02371 , H01L2224/02373 , H01L2224/0239 , H01L2224/0401 , H01L2224/05008 , H01L2224/05124 , H01L2224/05139 , H01L2224/05144 , H01L2224/05147 , H01L2224/05548 , H01L2224/05572 , H01L2224/05573 , H01L2224/05611 , H01L2224/05616 , H01L2224/05624 , H01L2224/05639 , H01L2224/05644 , H01L2224/05647 , H01L2224/10125 , H01L2224/1181 , H01L2224/11849 , H01L2224/1191 , H01L2224/13026 , H01L2224/13111 , H01L2224/13116 , H01L2224/13124 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/13164 , H01L2224/16145 , H01L2224/16225 , H01L2224/16227 , H01L2224/81815 , H01L2924/01013 , H01L2924/01029 , H01L2924/01047 , H01L2924/0105 , H01L2924/01074 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/181 , H01L2924/3512 , H01L2924/00014 , H01L2924/00015 , H01L2924/00
摘要： Presented herein are an interconnect structure and method for forming the same. The interconnect structure comprises a contact pad disposed over a substrate and a connector disposed over the substrate and spaced apart from the contact pad. A passivation layer is disposed over the contact pad and over the connector, and includes a contact pad opening, a connector opening and a mounting pad opening. A post passivation layer comprising a trace and a mounting pad is disposed over the passivation layer. The trace may be disposed in the contact pad opening and contacts the mounting pad, and further disposed in the connector opening and contacts the connector. The mounting pad may be disposed in the mounting pad opening and contacts the opening. The mounting pad is separated from the trace by a trace gap, wherein the trace gap may optionally be at least 10 μm.
摘要翻译：这里呈现的是互连结构及其形成方法。互连结构包括设置在衬底上的接触焊盘和设置在衬底上并与接触焊盘间隔开的连接器。钝化层设置在接触焊盘上方和连接器上方，并且包括接触焊盘开口，连接器开口和安装焊盘开口。包括迹线和安装焊盘的后钝化层设置在钝化层上。迹线可以设置在接触垫开口中并接触安装垫，并且进一步设置在连接器开口中并且接触连接器。安装垫可以设置在安装垫开口中并接触开口。安装垫通过痕迹间隙与迹线分离，其中迹线间隙可以可选地至少为10μm。

4. 发明授权

KR100750922B1 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법 有权
标题翻译： 배선및그제조방법과그배선을포함하는박막트랜지스터기판및그제조방배
公开(公告)号：KR100750922B1
公开(公告)日：2007-08-22
申请号：KR1020010019874
申请日：2001-04-13
申请人： 삼성전자주식회사
发明人： 정창오 , 강봉주 , 이재갑 , 조범석
IPC分类号： H01L29/786
CPC分类号： G02F1/13458 , G02F1/136286 , G02F2001/13629 , G02F2001/136295 , H01L23/53242 , H01L27/12 , H01L27/124 , H01L27/1288 , H01L29/4908 , H01L2924/0002 , H01L2924/00
摘要： 먼저, 유리 기판을 산소 플라스마 처리한 다음, 기판의 상부에 은 또는 은 합금의 도전 물질을 적층하고 패터닝하여 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막을 질화 규소를 적층하여 형성하고, 그 상부에 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 반도체층 또는 저항성 접촉층의 규소층을 HF 처리하고 규소층의 상부에 은 합금의 도전 물질을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 질화 규소 또는 유기 물질을 적층하여 보호막을 형성하고 건식 식각으로 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 접촉 구멍을 형성한다. 이어 IZO 또는 ITO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 전기적으로 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
은, 접착력, 비저항, 산소, 플라스마, HF
摘要翻译：在用于制造薄膜晶体管阵列基板的方法中，玻璃基板经历氧等离子体处理。将银或银合金基导电层沉积到衬底上，并将其图案化，从而形成沿水平方向行进的栅极线组件。栅极线组件包括栅极线，栅极电极和栅极焊盘。之后，在基板上沉积基于氮化硅的栅极绝缘层，并且在栅极绝缘层上依次形成半导体层和欧姆接触层。对半导体层和欧姆接触层进行HF处理。将基于银合金的导电层沉积到衬底上，并将其图案化，从而形成数据线组件。数据线组件包括跨过栅极线，源电极，漏电极和数据焊盘的数据线。将基于氮化硅或有机材料的保护层沉积到衬底上，并且通过干法蚀刻来图案化，使得保护层分别具有暴露漏极电极，栅极焊盘和数据焊盘的接触孔。将氧化铟锌或氧化铟锡基层沉积到衬底上，并将其图案化，从而形成像素电极以及辅助栅极和数据焊盘。像素电极电连接到漏电极，并且辅助栅极和数据焊盘连接到栅极和数据焊盘。

5. 发明公开

KR1020030078967A 거친 백금층을 포함한 축전기, 거친 백금층 및 축전기형성방법 无效
标题翻译：具有粗铂层的电容器，粗铂层和形成电容器的方法
公开(公告)号：KR1020030078967A
公开(公告)日：2003-10-08
申请号：KR1020037012179
申请日：1999-08-27
申请人： 미크론 테크놀로지,인코포레이티드
发明人： 마쉬,유진피.
IPC分类号： H01L27/04
CPC分类号： H01G4/005 , H01L23/53242 , H01L23/53247 , H01L23/53252 , H01L28/82 , H01L2924/0002 , Y10S438/964 , H01L2924/00
摘要： 한 측면에서 본 발명은 a) 반응챔버내에 기판을 제공하고; b) 반응챔버에 산화가스를 도입하고; c) 백금선구물질을 반응챔버에 도입하여 산화가스 존재하에서 백금 선구물질로부터 기판위에 백금을 침적시키고; d) 침적동안 반응챔버내 온도를 0 내지 300℃로 유지시키는 단계를 포함하는 거친 백금층 형성방법에 관계한다. 또다른 측면에서 본 발명은 a) 기판; b) 기판위에 배치되며 백금층 총두께의 1/3이상의 두께를 가진 원주형 기둥을 특징으로 하는 연속 표면을 갖는 거친 백금층을 포함하는 백금함유 재료에 관계한다.

6. 发明公开

KR1020020003272A 반도체 장치 및 반도체 장치의 제조 방법 失效
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020020003272A
公开(公告)日：2002-01-12
申请号：KR1020010003717
申请日：2001-01-26
申请人： 가부시끼가이샤 도시바
发明人： 도요다히로시 , 마쯔다데쯔오 , 가네꼬히사시 , 히라바야시히데아끼
IPC分类号： H01L21/3205
CPC分类号： H01L21/76849 , H01L21/76819 , H01L21/7684 , H01L21/76843 , H01L21/76855 , H01L21/76873 , H01L21/76877 , H01L23/53238 , H01L23/53242 , H01L23/53252 , H01L2924/0002 , H01L2924/00
摘要： PURPOSE: A semiconductor device and a method for manufacturing the same are provided to improve a step-coverage between a metal line and an insulating layer by recess-etching uniformly the metal line. CONSTITUTION: A thermal oxide(12) and a silicon nitride(13) are sequentially formed on a silicon substrate(11). After forming and selectively etching an interlayer dielectric(14) on the silicon nitride, a groove is formed. After forming a first barrier layer(17) on the groove, a metal wire(18) is deposited on the first barrier layer, thereby filling the groove. After planarizing the metal wire, the surface portion of the metal line is removed so as to permit the surface of the metal wire to be recessed lower than the surface of the silicon nitride. A second barrier layer(20) is formed on the interlayer dielectric and on inner walls of the recessed portion.
摘要翻译：目的：提供半导体器件及其制造方法，以通过对金属线均匀地进行凹槽蚀刻来改善金属线和绝缘层之间的阶梯覆盖。构成：在硅衬底（11）上依次形成热氧化物（12）和氮化硅（13）。在氮化硅上形成并选择性蚀刻层间电介质（14）之后，形成凹槽。在槽上形成第一阻挡层（17）之后，在第一阻挡层上沉积金属线（18），从而填充槽。在金属线平坦化之后，去除金属线的表面部分，以使金属线的表面凹陷比氮化硅的表面低。第二阻挡层（20）形成在层间电介质和凹部的内壁上。

7. 发明公开

KR1020010029930A 전자 부품용 금속 재료, 전자 부품, 전자 장치, 및 금속재료의 처리 방법 有权
标题翻译：电子部件用金属材料，电子部件，电子设备及其加工金属材料的方法
公开(公告)号：KR1020010029930A
公开(公告)日：2001-04-16
申请号：KR1020000039875
申请日：2000-07-12
申请人： 소니 주식회사 , 후루야 메탈 가부시끼가이샤
发明人： 우에노다까시 , 아라따니가쯔히사
IPC分类号： C22C5/06
CPC分类号： G02F1/133553 , C22C5/06 , H01L23/53242 , H01L23/53247 , H01L23/53252 , H01L2924/0002 , H05K1/09 , H01L2924/00
摘要： PURPOSE: A method for processing metal material applicable to electronic parts, electronic parts and electro-optical parts, especially to liquid crystal display panels, various semiconductor devices, wiring boards, chip parts, and the like. CONSTITUTION: The metal material for electronic parts is characterized that it has lower resistivity, higher stability, and more excellent processability than the prior art. An applicable metal material is an alloy containing Ag as a main component, 0.1 to 3 wt% of Pd, and 0.1 to 3 wt% in total of elements such as Al.
摘要翻译：目的：一种适用于电子部件，电子部件和电光部件的金属材料的处理方法，特别涉及液晶显示面板，各种半导体装置，配线基板，芯片部件等。构成：用于电子部件的金属材料的特征在于它比现有技术具有更低的电阻率，更高的稳定性和更优异的加工性能。适用的金属材料是以Ag为主要成分，0.1〜3重量％的Pd和0.1〜3重量％的Al等元素的合金。

8. 发明公开

KR1019960009109A 표면확산에의한높은종횡비및낮은비저항의라인/비어 失效
标题翻译：由于表面扩散，高纵横比和低电阻率线/通孔
公开(公告)号：KR1019960009109A
公开(公告)日：1996-03-22
申请号：KR1019950024042
申请日：1995-08-04
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 라지브베이슨트죠쉬 , 마누잼나다스테이워니 , 크리스벤카트라만스리크리쉬난
IPC分类号： H01L21/768
CPC分类号： H01L21/76849 , H01L21/321 , H01L21/3212 , H01L21/76807 , H01L21/76838 , H01L21/76867 , H01L21/76877 , H01L21/76886 , H01L23/5226 , H01L23/53209 , H01L23/53219 , H01L23/53242 , H01L23/53247 , H01L2924/0002 , H01L2924/09701 , Y10T428/12486 , Y10T428/12528 , Y10T428/12674 , Y10T428/12736 , Y10T428/1284 , Y10T428/12889 , Y10T428/12896 , H01L2924/00
摘要： 본발명은전계효과트랜지스터(FET), 쌍극트랜지스터또는조합된쌍극/상보형금속산화물규소구조물(combined Bipolar/Complementary Metal Oxide Silicon structure, BiCMOS)을사용하고, 높은종횡비의라인및 비어를포함하는구조물에금속및 합금의증착을수행하기위하여저온게르마늄가스플로우를사용하는것인회로제작을위한방법및 구조물에관한것이다. 게르마늄가스플로우를사용함으로써게르마늄(Ge)은공극및 측면시임을방지하고, CuGe층의패시베이션을제공할수도있는표면반응에도입될것이다. 패시베이션또는내마모성적용에하드캡이필요할경우, GeH에이어 WF를사용하여동일반응계내에서 WGe의하드캡을생성시킬수 있다. 또한, 저압및 고온(즉, 450℃미만)을사용함으로써하부에있는금속을열화시킴이없이높은종횡비의비어/라인(종횡비 3 이상)을충전할수 있다.
摘要翻译：本发明使用场效应晶体管（FET），双极晶体管或组合的双极/互补金属氧化物硅结构（BiCMOS）以及包括高纵横比线和通孔一种用于电路制造的方法和结构，其中使用低温锗气流来执行金属和合金的沉积。通过使用锗气流，锗（Ge）将被引入到表面反应中，这将防止空气和侧向毒物并提供CuGe层的钝化。如果钝化或磨损应用需要使用硬盖，则可以使用GeH和WF，以原位形成WGe硬盖。而且，通过使用低压和高温（即低于450℃），可以填充高纵横比的通孔/线路（纵横比3或更大），而不劣化下面的金属。

9. 发明公开

KR20180005743A 상호접속부를 위한 루테늄 금속 피처 충전 审中-公开
标题翻译：为互连充电钌金属特征
公开(公告)号：KR20180005743A
公开(公告)日：2018-01-16
申请号：KR20187000200
申请日：2016-06-03
IPC分类号： H01L21/28 , C23C16/16 , C23C16/455 , C23C16/46 , H01L21/285
CPC分类号： H01L23/5226 , H01L21/28556 , H01L21/28562 , H01L21/76814 , H01L21/76826 , H01L21/76876 , H01L21/76879 , H01L21/76882 , H01L23/53242
摘要： 본발명은기판내피처를적어도부분적으로충전하는방법을제공한다. 그방법은피처를함유하는기판을제공하는단계, 피처를적어도부분적으로충전하기위해루테늄(Ru) 금속층을침착시키는단계, 및피처에서 Ru 금속층을리플로우하기위해기판을열처리단계를포함한다.
摘要翻译：本发明提供了一种至少部分地将特征填充到衬底中的方法。该方法包括的步骤中，和基片在沉积钌（Ru）金属层，以至少部分地填充所述特征提供含有特征的衬底的特征以回流Ru金属层的热处理。

10. 发明公开

KR1020160063314A 2중 패터닝 및 채움 기술들을 통해 상이한 금속 재료들의 평행 배선들을 형성하는 방법들 审中-实审
标题翻译：通过双重铺设和填充技术形成不同金属材料的平行线的方法
公开(公告)号：KR1020160063314A
公开(公告)日：2016-06-03
申请号：KR1020167003573
申请日：2014-09-25
申请人： 인텔 코포레이션
发明人： 클라크,제임스에스. , 슈미츠,안소니씨. , 쉔커,리차드이.
IPC分类号： H01L21/768 , H01L23/48 , H01L23/532
CPC分类号： H01L23/481 , H01L21/76816 , H01L21/76834 , H01L21/76838 , H01L21/76879 , H01L21/76883 , H01L21/76897 , H01L23/53228 , H01L23/53242 , H01L23/53257 , H01L2924/0002 , H01L2924/00
摘要： 표면을포함하는제1 유전체층, 유전체층 표면내에정의된복수의제1 트렌치, 및복수의제1 배선을포함하고, 제1 배선들각각은제1 트렌치들각각내에형성되는집적회로및 집적회로를형성하는방법이개시된다. 집적회로는또한유전체층 표면내에정의된복수의제2 트렌치, 및복수의제2 배선을포함하고, 제2 배선들각각은제2 트렌치들각각내에형성된다. 또한, 제1 배선은제1 벌크비저항을갖는제1 재료를포함하고제2 배선들은제2 벌크비저항을갖는제2 재료를포함하고, 제1 벌크비저항과제2 벌크비저항은서로다르다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式