专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020180005004A 반도체 소자 및 그 제조 방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR1020180005004A
公开(公告)日：2018-01-15
申请号：KR1020160084838
申请日：2016-07-05
申请人： 현대자동차주식회사
发明人： 주낙용 , 정영균 , 박정희 , 이종석 , 천대환
IPC分类号： H01L29/16 , H01L29/24 , H01L21/02 , H01L29/423 , H01L29/739 , H01L29/66
CPC分类号： H01L29/7813 , H01L21/047 , H01L21/26586 , H01L29/0684 , H01L29/1608 , H01L29/45 , H01L29/4916 , H01L29/66068 , H01L29/861 , H01L21/02167 , H01L29/24 , H01L29/4236 , H01L29/66325 , H01L29/7393
摘要： 본발명의일 실시예에따른반도체소자는 n+형탄화규소기판의제1면에위치하는 n-형층, 상기 n-형층에위치하며서로이격되어있는제1 트렌치및 제2 트렌치, 상기제1 트렌치의측면및 상기제2 트렌치의측면사이에위치하며, 상기 n-형층위에위치하는 n+형영역, 상기제1 트렌치의내부에위치하는게이트절연막, 상기제2 트렌치의내부에위치하는소스절연막, 상기게이트절연막위에위치하는게이트전극, 상기게이트전극위에위치하는산화막, 상기산화막, 상기 n+형영역, 및상기소스절연막위에위치하는소스전극, 그리고상기 n+형탄화규소기판의제2면에위치하는드레인전극을포함한다.
摘要翻译：所述第一沟槽和第二沟槽，根据本发明位于所述n-型层的一个实施方式的半导体器件中的第一沟槽，位于n +型碳化硅衬底的第一表面上的n型层，并且彼此间隔开的侧和设置定位在所述沟槽的侧面之间的第二内部的源极绝缘层和用于n +区设置在所述n-型层上的栅极绝缘膜，位于所述第一沟槽的内部，第二沟槽，其中即在栅极形成的绝缘膜，氧化物膜，氧化膜，即在栅电极形成在n +型区上的栅电极，和设置在源极的绝缘膜上形成源电极，以及设置在n +型碳化硅衬底的第二表面上的漏电极它包括。

2. 发明公开

KR1020170070507A 반도체 소자 및 그 제조 방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR1020170070507A
公开(公告)日：2017-06-22
申请号：KR1020150178098
申请日：2015-12-14
申请人： 현대자동차주식회사
发明人： 천대환 , 정영균 , 주낙용 , 박정희 , 이종석
IPC分类号： H01L29/78 , H01L29/423 , H01L29/10 , H01L29/66 , H01L21/265 , H01L29/739
CPC分类号： H01L29/7806 , H01L21/047 , H01L21/0495 , H01L29/1608 , H01L29/66068 , H01L29/7813
摘要： 본발명의일 실시예에따른반도체소자는 n+ 형탄화규소기판의제1면에위치하는 n- 형에피층, 상기 n- 형에피층에위치하며서로이격되어있는제1 트렌치및 제2 트렌치, 상기제1 트렌치의측면및 코너를감싸는 p형영역, 상기 p형영역과상기제1 트렌치및 상기제2 트렌치사이의상기 n- 형에피층위에위치하는 n+ 영역, 상기제2 트렌치내에위치하는게이트절연막, 상기게이트절연막위에위치하는게이트전극, 상기게이트전극위에위치하는산화막, 상기산화막위, 상기 n+ 영역위 및상기제1 트렌치내에위치하는소스전극, 그리고상기 n+ 형탄화규소기판의제2면에위치하는드레인전극을포함하고, 상기소스전극은상기제1 트렌치의하부에위치하는상기 n- 형에피층과접촉한다.
摘要翻译：根据本发明实施例的半导体器件包括位于n +型碳化硅衬底的第一表面上的n型外延层，位于n型外延层上并且彼此间隔开的第一沟槽和第二沟槽，围绕第一沟槽的侧面和角部的p型区域，位于p型区域与第一沟槽和第二沟槽之间的n型外延层上的n +区域，位于第二沟槽内的栅极，位于第一沟槽中的源电极以及位于栅绝缘膜上的栅电极，位于栅电极上，氧化物膜上，n +区上以及n +碳化硅衬底的第二表面上的氧化物膜并且源电极与位于第一沟槽下方的n型发射极层接触。

3. 发明授权

KR101244833B1 ＳｉＣ 반도체 장치와 그 제조방법 有权
标题翻译： SiC半导体器件及其制造方法
公开(公告)号：KR101244833B1
公开(公告)日：2013-03-20
申请号：KR1020110007112
申请日：2011-01-25
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 쓰치야노리아키 , 타루이요이치로
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L21/266 , H01L21/047 , H01L23/544 , H01L29/1608 , H01L29/41766 , H01L29/45 , H01L29/66068 , H01L29/7811 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
摘要： 채널 길이의 격차를 억제하는 반도체장치의 구조 및 그 제조방법의 제공을 목적으로 한다. 본 발명의 반도체장치의 제조방법은, (a) 동일한 마스크에 의해, SiC 반도체층(1, 2)의 불순물 주입 영역(3)으로 되어야 할 영역과 마크 영역으로 되어야 할 영역을 에칭하여 오목부를 형성하는 공정과, (b) 공정 (a)와 동일한 마스크에 의해, 불순물 주입 영역(3)으로 되어야 할 영역과 마크 영역으로 되어야 할 영역의 오목부에, SiC 반도체층(1, 2)의 표면에 대해 적어도 경사진 방향으로부터 이온 주입을 행하는 공정과, (c) 불순물 주입 영역(3)으로 되어야 할 영역 또는 마크 영역으로 되어야 할 영역의 오목부를 기준으로 다른 마스크의 위치결정을 행하고, 불순물 주입 영역(3)을 포함하는 영역에 웰 주입을 행하는 공정을 구비한다.

4. 发明授权

KR101836258B1 반도체 소자 및 그 제조 방법 有权
公开(公告)号：KR101836258B1
公开(公告)日：2018-03-08
申请号：KR1020160084838
申请日：2016-07-05
申请人： 현대자동차주식회사
发明人： 주낙용 , 정영균 , 박정희 , 이종석 , 천대환
IPC分类号： H01L29/16 , H01L29/24 , H01L21/02 , H01L29/423 , H01L29/739 , H01L29/66
CPC分类号： H01L29/7813 , H01L21/047 , H01L21/26586 , H01L29/0684 , H01L29/1608 , H01L29/45 , H01L29/4916 , H01L29/66068 , H01L29/861
摘要： 본발명의일 실시예에따른반도체소자는 n+형탄화규소기판의제1면에위치하는 n-형층, 상기 n-형층에위치하며서로이격되어있는제1 트렌치및 제2 트렌치, 상기제1 트렌치의측면및 상기제2 트렌치의측면사이에위치하며, 상기 n-형층위에위치하는 n+형영역, 상기제1 트렌치의내부에위치하는게이트절연막, 상기제2 트렌치의내부에위치하는소스절연막, 상기게이트절연막위에위치하는게이트전극, 상기게이트전극위에위치하는산화막, 상기산화막, 상기 n+형영역, 및상기소스절연막위에위치하는소스전극, 그리고상기 n+형탄화규소기판의제2면에위치하는드레인전극을포함한다.

5. 发明公开

KR1020170027611A 반도체 소자의 제조 방법 有权
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020170027611A
公开(公告)日：2017-03-10
申请号：KR1020150124459
申请日：2015-09-02
申请人： 현대자동차주식회사
发明人： 정영균 , 박정희 , 천대환 , 이종석
IPC分类号： H01L29/10 , H01L21/04 , H01L29/423 , H01L29/66
CPC分类号： H01L29/66734 , H01L21/0465 , H01L21/047 , H01L29/0619 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66666 , H01L29/7828
摘要： 본발명의일 실시예에따른반도체소자의제조방법은 n+형탄화규소기판의제1면에 n-형에피층및 n+형영역을순차적으로형성하는단계, 상기 n+형영역위에제1 마스크패턴을형성한후, 상기제1 마스크패턴을마스크로하여상기 n-형에피층및 상기 n+형영역을식각하여복수의제1 트렌치및 복수의제2 트렌치를형성하는단계, 상기복수의제1 트렌치내에제1 감광막패턴을형성한후, 상기제1 감광막패턴을마스크로하여상기제1 마스크패턴을식각하여홈을형성하는단계, 상기제1 감광막패턴을제거한후, 상기홈이형성된상기제1 마스크패턴을마스크로하여상기복수의제2 트렌치내에 p 이온을주입하여 p형영역을형성하는단계, 상기홈이형성된상기제1 마스크패턴을제거한후, 복수의제1 트렌치내에게이트절연막을형성하는단계, 상기게이트절연막위에게이트전극을형성하는단계, 상기게이트전극위에보호막을형성하는단계, 상기복수의제2 트렌치내에소스전극을형성하는단계, 그리고상기 n+형탄화규소기판의상기제1면에대해반대측인제2면에드레인전극을형성하는단계를포함한다.
摘要翻译：一种制造半导体器件的方法包括：在n +型碳化硅衬底的第一表面上依次形成n型外延层和n +型区域; 通过在n +型区域上形成第一掩模图案之后，使用第一掩模图案作为掩模蚀刻n型外延层和n +型区域，形成多个第一沟槽和多个第二沟槽; 通过在所述多个第一沟槽中形成所述第一感光膜图案之后，使用第一感光膜图案作为掩模蚀刻所述第一掩模图案来形成沟槽; 通过在除去第一感光膜图案之后，使用具有沟槽作为掩模的第一掩模图案，在多个第二沟槽中注入p离子来形成p型区域; 在用所述槽除去所述第一掩模图案之后，在所述多个第一沟槽中形成栅极绝缘层; 在栅极绝缘层上形成栅电极; 在栅电极上形成钝化层; 在所述多个第二沟槽中形成源电极; 以及在与n +型碳化硅衬底的第一表面相反的一侧的第二表面上形成漏电极。

6. 发明授权

KR101439310B1 반도체 장치 有权
公开(公告)号：KR101439310B1
公开(公告)日：2014-09-11
申请号：KR1020137020219
申请日：2012-11-21
申请人： 도요타 지도샤(주)
发明人： 소에노아키타카 , 야마모토도시마사
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7813 , H01L21/047 , H01L29/0623 , H01L29/0878 , H01L29/0886 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/66068 , H01L29/66734
摘要： 반도체 장치는, 제 1 도전형의 드리프트층과, 제 2 도전형의 바디층과, 제 1 도전형의 소스층과, 제 1 도전형의 드레인층과, 바디층을 관통하여 드리프트층에 도달하는 트렌치 게이트와, 트렌치 게이트의 바닥부를 포위하고 있어, 드리프트층에 의해 바디층으로부터 분리되어 있는 제 2 도전형의 제 1 반도체층과, 트렌치 게이트의 길이 방향의 단부를 따라, 그 일단부가 바디층에 접하는 한편, 타단부가 제 1 반도체층에 접하는 제 1 도전형의 제 2 반도체층과, 그 일단부가 바디층에 접속하는 한편, 타단부가 제 1 반도체층에 접속하고, 또한, 제 2 반도체층에 접하여, 제 2 반도체층에 의해 트렌치 게이트의 길이 방향의 단부와 격리되어 있는 접속층을 구비하고 있다.

7. 发明公开

KR1020130141338A 탄화규소 반도체 장치의 제조 방법 无效
公开(公告)号：KR1020130141338A
公开(公告)日：2013-12-26
申请号：KR1020127015391
申请日：2011-08-09
申请人： 스미토모덴키고교가부시키가이샤
发明人： 오오이나오키 , 시오미히로무
IPC分类号： H01L21/265 , H01L21/336
CPC分类号： H01L29/1608 , H01L21/0465 , H01L21/047 , H01L29/66068 , H01L29/7802
摘要： 마스크층(31)에 형성된 제1 개구부를 경유한 이온 주입에 의해서 제1 불순물 영역(123)이 형성된다. 마스크층(31)이 마련된 에칭 스톱층상에 스페이서층(32)을 퇴적함으로써, 마스크층(31) 및 스페이서층(32)을 갖는 마스크부(30)가 형성된다. 스페이서층(32)을 이방적으로 에칭함으로써, 마스크부(30)에, 제2 측벽에 의해서 둘러싸인 제2 개구부(P2)가 형성된다. 제2 개구부(P2)를 경유한 이온 주입에 의해서 제2 불순물 영역(124)이 형성된다. 제2 측벽은, 제2 깊이(D2)와 동일한 높이(HT)에 걸쳐서, 표면(SO)에 대한 각도(AW)가 90°±10°이다. 이에 따라, 불순물 영역의 확대 정밀도를 높일 수 있다.

8. 发明公开

KR1020120091368A 주입된 측벽들을 가지는 반도체 장치들의 제조 방법 및 그에 의해 제조된 장치들 无效
标题翻译：制造具有嵌入式半导体器件的半导体器件的方法及其器件
公开(公告)号：KR1020120091368A
公开(公告)日：2012-08-17
申请号：KR1020127015489
申请日：2010-12-08
申请人： 파워 인티그레이션즈, 인크.
发明人： 쉐리단,데이비드씨. , 리트노어앤드류
IPC分类号： H01L21/336 , H01L29/78 , H01L21/265
CPC分类号： H01L29/8083 , H01L21/047 , H01L29/1066 , H01L29/1608 , H01L29/66068
摘要： 반도체 장치들 및 상기 장치들의 제조 방법이 기술된다. 상기 장치들은 접합 전계-효과 트랜지스터들 (junction field-effect transistors; JFETs) 또는 접합 배리어 쇼트키 (junction barrier Schottky; JBS) 다이오드들 또는 PiN 다이오드들과 같은 다이오드들일 수 있다. 상기 장치들은 주입 마스크 (implantation mask)를 사용한 선택적 이온 주입을 이용하여 만들어진다. 상기 장치들은 상기 주입 마스크로부터 노멀 또는 근처 법선 입사 이온들 (normal or near normal incident ions)의 산란 (scattering)에 의해 형성된 주입된 측벽들을 가진다. 긴 채널 길이를 가진 수직 접합 전계-효과 트랜지스터들 (vertical junction field-effect transistors) 또한 기술된다. 상기 장치들은 실리콘 카바이드 (silicon carbide; SiC)와 같은 넓은-밴드갭 (wide-bandgap) 반도체 물질로부터 만들어질 수 있고, 고온 및 고출력 응용들 (applications)에 사용될 수 있다.

9. 发明公开

KR1020110093626A ＳｉＣ 반도체 장치와 그 제조방법 有权
标题翻译： SIC半导体器件及其制造方法
公开(公告)号：KR1020110093626A
公开(公告)日：2011-08-18
申请号：KR1020110007112
申请日：2011-01-25
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 쓰치야노리아키 , 타루이요이치로
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L21/266 , H01L21/047 , H01L23/544 , H01L29/1608 , H01L29/41766 , H01L29/45 , H01L29/66068 , H01L29/7811 , H01L2223/54453 , H01L2924/0002 , H01L21/0415 , H01L2924/00
摘要： PURPOSE: A SiC semiconductor device and a manufacturing method thereof are provided to prevent the deviation of channel lengths by etching an impurity region and a mark region with the same mask while aligning the impurity region and the mark region. CONSTITUTION: In a SiC semiconductor device and a manufacturing method thereof, a SiC semiconductor layer(2) is formed on a substrate(1). A well region(3) is selectively formed in the surface of the SiC semiconductor layer. An impurity implantation region is selectively formed on the well region. A concave part is formed in the impurity implantation region excluding the surface end thereof. An area near the end region is a curved hook which is formed upwardly.
摘要翻译：目的：提供一种SiC半导体器件及其制造方法，以在排列杂质区域和标记区域的同时通过蚀刻具有相同掩模的杂质区域和标记区域来防止沟道长度的偏移。构成：在SiC半导体器件及其制造方法中，在衬底（1）上形成SiC半导体层（2）。在SiC半导体层的表面中选择性地形成阱区（3）。在阱区上选择性地形成杂质注入区。在除了其表面端之外的杂质注入区域中形成凹部。端部区域附近的区域是向上形成的弯曲钩。

10. 发明公开

KR1020100123589A 반도체 장치 및 반도체 장치의 제조 방법 无效
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：KR1020100123589A
公开(公告)日：2010-11-24
申请号：KR1020097020768
申请日：2008-10-03
申请人： 스미토모덴키고교가부시키가이샤
发明人： 후지카와가즈히로 , 하라다신
IPC分类号： H01L21/337 , H01L29/04 , H01L29/78
CPC分类号： H01L29/808 , H01L21/047 , H01L29/045 , H01L29/0634 , H01L29/1608 , H01L29/6606 , H01L29/812 , H01L29/4232
摘要： 육방결정 SiC 기판의 주표면의, (0001)면에 직교하는 면과 이루는 최소 각도가 1°이하인 방향, 예컨대 (0001) 방향에 수직인 [0001] 방향과 이루는 최소 각도가 1°이하인 방향을 향하도록 준비한다. 이상과 같이 하여 준비한 기판의 한쪽 주표면 상에, 횡형의 반도체 장치를 형성한다. 이것에 의해, 육방결정 SiC 기판의 주표면이 (0001) 방향을 따르는 방향을 향한 횡형의 반도체 장치에 비하여, 내전압의 값을 크게 개선할 수 있다.
반도체 장치

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式