专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020170141508A 스위치 및 그 제조 방법과, 이를 포함하는 저항성 메모리 셀 및 전자 장치 审中-实审
标题翻译：开关及其制造方法，以及包含该开关的电阻式存储单元和电子装置
公开(公告)号：KR1020170141508A
公开(公告)日：2017-12-26
申请号：KR1020160074641
申请日：2016-06-15
申请人： 에스케이하이닉스 주식회사
发明人： 김범용 , 김수길
IPC分类号： H01L45/00
CPC分类号： H01L27/2418 , G11C11/28 , H01L45/065 , H01L45/085 , H01L45/1233 , H01L45/1253 , H01L45/141 , H01L45/146 , H01L45/147
摘要： 스위치는제1 전극층; 제2 전극층; 및상기제1 전극층과상기제2 전극층의사이에개재되고, 인가되는전압또는전류의값에따라전류가흐르거나차단되는가스영역을포함하는선택소자층을포함하고, 전류가흐르면온 상태를갖고전류가차단되면오프상태를가질수 있다.
摘要翻译：该开关包括第一电极层; 第二电极层; 以及选择元件层，介于第一电极层和第二电极层之间并且包括气体区域，在该气体区域中电流流动或根据要施加的电压或电流的值而中断，当电流中断时，它可能处于关闭状态。

2. 发明公开

KR1020140121116A 반도체 장치의 제조 방법 审中-实审
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020140121116A
公开(公告)日：2014-10-15
申请号：KR1020130037372
申请日：2013-04-05
申请人： 에스케이하이닉스 주식회사
发明人： 김범용
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L45/08 , G11C13/0002 , G11C2213/30 , H01L27/2481 , H01L45/1233 , H01L45/1266 , H01L45/146 , H01L45/1658 , H01L45/04 , G11C13/0004 , H01L45/085
摘要： 본 기술은 반도체 장치의 제조 방법에 관한 것이다. 본 기술에 따른 반도체 장치의 제조 방법은, 제1 도전층 상에 불순물층을 형성하는 단계; 상기 불순물층 상에 화학양론적으로 산소가 부족한 조성을 갖는 제1 금속 산화물층을 형성하는 단계; 상기 불순물층의 불순물을 상기 제1 금속 산화물층으로 확산시키는 단계; 상기 제1 금속 산화물층 상에 제2 금속 산화물층을 형성하는 단계; 및 상기 제2 금속 산화물층 상에 제2 도전층을 형성하는 단계를 포함할 수 있다. 본 기술에 따르면, 제조 공정상 산화될 수 있는 금속 산화물층에 불순물을 미리 도핑해 두어 이의 전기저항이 증가하는 것을 방지함으로써 저항 스위칭 특성을 향상시킬 수 있으며, 이에 따라 반도체 장치의 신뢰성 및 양산성을 개선할 수 있다.
摘要翻译：本技术涉及一种用于制造半导体器件的方法。根据本技术的制造半导体器件的方法可以包括在第一导电层上形成杂质层的步骤; 在杂质层上形成化学计量比较少的氧的第一金属氧化物层的工序; 将杂质层的杂质扩散到第一金属氧化物层的工序; 在所述第一金属氧化物层上形成第二金属氧化物层的工序; 以及在所述第二金属氧化物层上形成第二导电层的步骤。根据本技术，在制造工序中可以预先掺杂有杂质的金属氧化物层，以防止电阻增加，从而提高电阻切换特性，提高半导体器件的可靠性和生产率。

3. 发明公开

KR1020110118961A 비휘발성 메모리 장치 및 그 제조 방법 无效
标题翻译：非易失性存储器件及其制造方法
公开(公告)号：KR1020110118961A
公开(公告)日：2011-11-02
申请号：KR1020100038387
申请日：2010-04-26
申请人： 에스케이하이닉스 주식회사
发明人： 이기홍 , 구재형 , 김범용
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/11582 , H01L21/28282 , H01L21/823431 , H01L29/7926
摘要： PURPOSE: A nonvolatile memory device and a manufacturing method thereof are provided to improve a data retention property by applying a multilayered charge trap layer including a plurality of trap layers and interlayer films. CONSTITUTION: A memory cell string(MS) is formed on a substrate(21) and includes a blocking layer(25A), a charge trap layer(202A), a tunnel insulation layer(29A), and a channel layer(30A). The tunnel insulation layer and the blocking layer include a silicon oxide layer. The charge trap layer includes a multilayered structure by repeatedly laminating an interlayer film and a trap layer. The blocking layer, the charge trap layer, the tunnel insulation layer, and the channel layer are buried in a hole(24) of the memory cell string.
摘要翻译：目的：提供非易失性存储器件及其制造方法，通过施加包括多个捕获层和中间膜的多层电荷捕获层来提高数据保持性。构成：存储单元串（MS）形成在基板（21）上并且包括阻挡层（25A），电荷阱层（202A），隧道绝缘层（29A）和沟道层（30A）。隧道绝缘层和阻挡层包括氧化硅层。电荷陷阱层通过反复层叠层间膜和捕获层而包括多层结构。阻挡层，电荷陷阱层，隧道绝缘层和沟道层被埋在存储单元串的孔（24）中。

4. 发明公开

KR1020100133217A 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 无效
标题翻译： 3D非易失存储器件及其制造方法
公开(公告)号：KR1020100133217A
公开(公告)日：2010-12-21
申请号：KR1020090051991
申请日：2009-06-11
申请人： 에스케이하이닉스 주식회사
发明人： 최원준 , 주문식 , 김범용 , 황성진 , 장경은
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L27/0688 , H01L21/28273 , H01L27/10885 , H01L27/10891
摘要： PURPOSE: A 3D structure nonvolatile memory device and a manufacturing method thereof are provided to improve the degree of integration by three-dimensionally arranging a gate line along a plurality of channel structures. CONSTITUTION: A plurality of gate structures includes a plurality of interlayer insulating layers and gate electrode layers. The plurality of gate structures are extended to a first direction in parallel. A plurality of memory cells are laminated along to the sidewall of the gate structure. The plurality of memory cells are arranged in a first direction and a second direction crossing the first direction.
摘要翻译：目的：提供一种3D结构非易失性存储器件及其制造方法，以通过沿着多个通道结构三维布置栅极线来提高集成度。构成：多个栅极结构包括多个层间绝缘层和栅电极层。多个栅极结构平行地延伸到第一方向。多个存储单元沿栅极结构的侧壁层叠。多个存储单元被布置在与第一方向交叉的第一方向和第二方向上。

5. 发明授权

KR100998946B1 반도체 소자의 제조 방법 失效
标题翻译：制造半导体器件的方法
公开(公告)号：KR100998946B1
公开(公告)日：2010-12-09
申请号：KR1020080074158
申请日：2008-07-29
申请人： 에스케이하이닉스 주식회사
发明人： 최원준 , 주문식 , 조흥재 , 김용수 , 김범용
IPC分类号： H01L21/316 , H01L21/8247 , H01L27/115
摘要： 본 발명은 반도체 소자 제조 방법에 관한 것으로, 보다 상세히는 양질의 산화막을 갖는 반도체 소자 제조 방법에 관한 것이다. 본 발명은 반도체 소자 제조 방법에 있어서, 기판 상에 질화막을 형성하는 단계; 상기 질화막 상에 HTO 공정에 의해 산화막을 증착하는 단계; 및 산화 공정을 통해 상기 증착된 산화막을 산화시켜 양질의 제1산화막을 형성하는 단계를 포함한다. 본 발명에 따르면, 밴드갭 에너지 변환(band-gap engineering)을 통해 막질이 우수한 산화막을 형성할 수 있으며, 질화막과 산화막 사이 계면의 특성을 향상시킬 수 있다. 특히, 산화막, 질화막 및 양질의 산화막으로 이루어지는 터널절연막을 형성함으로써, 메모리 소자의 데이터 보유 특성 및 싸이클링 특성을 향상시키고, 프로그램/소거 속도를 증가시킬 수 있다.
산화막, 터널절연막, HTO

6. 发明公开

KR1020100012648A 반도체 소자의 제조 방법 失效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020100012648A
公开(公告)日：2010-02-08
申请号：KR1020080074158
申请日：2008-07-29
申请人： 에스케이하이닉스 주식회사
发明人： 최원준 , 주문식 , 조흥재 , 김용수 , 김범용
IPC分类号： H01L21/316 , H01L21/8247 , H01L27/115
CPC分类号： H01L21/28273 , H01L21/0223 , H01L21/02252 , H01L27/11521 , H01L29/66825
摘要： PURPOSE: A method for fabricating a semiconductor device is provided to improve a data retention property and a cycling property by forming a tunnel insulating layer consisting of an oxide film, a nitride film, and an excellent oxide film. CONSTITUTION: A nitride film(210) is formed on a substrate(200). The oxide film(220) is evaporated on the nitride film through an HTO(High Temperature Oxide) process. A first oxide film is formed by oxidizing a deposited oxide film through the oxidation process. The oxidation process is comprised of an ISSG process, a wet oxidation process, and a heat radical oxidation process or a plasma oxidation.
摘要翻译：目的：提供一种制造半导体器件的方法，通过形成由氧化膜，氮化物膜和优异的氧化物膜构成的隧道绝缘层来提高数据保持性和循环性。构成：在衬底（200）上形成氮化物膜（210）。氧化膜（220）通过HTO（高温氧化物）工艺在氮化物膜上蒸发。通过氧化处理氧化沉积的氧化膜形成第一氧化膜。氧化工艺由ISSG工艺，湿氧化工艺和热自由基氧化工艺或等离子体氧化组成。

7. 发明公开

KR1020170089726A 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치 审中-实审
标题翻译：开关元件，其制造方法以及包括作为选择元件的开关元件的电阻变化存储器件
公开(公告)号：KR1020170089726A
公开(公告)日：2017-08-04
申请号：KR1020160010338
申请日：2016-01-27
申请人： 에스케이하이닉스 주식회사
发明人： 김범용 , 김수길 , 주원기
IPC分类号： H01L45/00
CPC分类号： H01L45/1266 , H01L27/2409 , H01L45/06 , H01L45/08 , H01L45/085 , H01L45/1233 , H01L45/1253 , H01L45/145 , H01L45/146 , H01L45/1608 , H01L45/1658
摘要： 상기스위칭소자는기판상의제1 전극및 제2 전극, 및상기제1 전극및 상기제2 전극사이에배치되고다공성산화물을포함하는전해질부를포함한다. 상기스위칭소자는상기제1 전극또는상기제2 전극으로부터제공되는금속이온의산화및 환원반응에근거하여문턱스위칭(threshold switching) 동작을수행한다.
摘要翻译：开关元件包括在基板上的第一电极和第二电极以及设置在第一电极和第二电极之间并包括多孔氧化物的电解质部分。开关元件基于从第一电极或第二电极提供的金属离子的氧化和还原反应来执行阈值开关操作。

8. 发明公开

KR1020170068346A 스위칭 소자, 및 스위칭 소자를 선택 소자로서 구비하는 저항 변화 메모리 장치 审中-实审
标题翻译：开关元件和电阻变化存储器件
公开(公告)号：KR1020170068346A
公开(公告)日：2017-06-19
申请号：KR1020150175456
申请日：2015-12-09
申请人： 에스케이하이닉스 주식회사
发明人： 김범용 , 김수길
IPC分类号： H01L45/00 , G11C13/00
CPC分类号： H01L27/2427 , H01L27/2418 , H01L45/085 , H01L45/10 , H01L45/1233 , H01L45/145 , H01L45/146
摘要： 일실시예에있어서, 스위칭소자는기판상에배치되는제1 전극, 스위칭층및 제2 전극을포함한다. 상기스위칭층은제1 원자의산화물또는질화물, 및상기산화물또는질화물에도펀트로서도핑되는제2 원자를포함한다. 상기제1 원자의원자가와상기제2 원자의원자가는서로다르다.
摘要翻译：在一个实施例中，开关元件包括设置在基板上的第一电极，开关层和第二电极。切换层包括第一原子的氧化物或氮化物和作为氧化物或氮化物中的掺杂剂掺杂的第二原子。第一原子的价数和第二原子的价数是不同的。

9. 发明公开

KR1020170046360A 전자 장치 및 그 제조 방법 审中-实审
标题翻译：电子装置及其制造方法
公开(公告)号：KR1020170046360A
公开(公告)日：2017-05-02
申请号：KR1020150146588
申请日：2015-10-21
申请人： 에스케이하이닉스 주식회사
发明人： 김종기 , 김범용 , 이기정
IPC分类号： H01L45/00 , H01L27/24
CPC分类号： H01L27/2409 , G06F3/0604 , G06F3/0659 , G06F3/0679 , H01L27/11507 , H01L27/1159 , H01L27/224 , H01L27/249 , H01L43/02 , H01L43/08 , H01L45/08 , H01L45/1226 , H01L45/1253 , H01L45/141 , H01L45/146 , H01L45/147 , H01L45/16
摘要： 전자장치가제공된다. 본발명의일 실시예에따른전자장치는, 반도체메모리를포함하는전자장치로서, 상기반도체메모리는, 기판상에교대로적층된층간절연층및 도전성의제1 베이스층; 상기층간절연층의측벽및 상기제1 베이스층의측벽각각과접촉하도록, 상기기판상에교대로적층된절연성의제2 베이스층및 제1 전극; 상기제1 전극의측벽상의제2 전극; 및상기제1 전극과상기제2 전극사이에개재되는가변저항층을포함하고, 상기제1 전극은, 상기제1 베이스층에포함된원소및 상기제2 베이스층에포함된원소의합금을포함할수 있다.
摘要翻译：提供了一种电子设备。根据本发明实施例的电子器件是包括半导体存储器的电子器件，其中半导体存储器包括：层间绝缘层，交替层叠在衬底上;第一导电基底层; 绝缘的第二基层和第一电极，交替地堆叠在所述基板上，以与所述层间绝缘层的所述侧壁和所述第一基层的侧壁接触; 第一电极的侧壁上的第二电极; 以及介于所述第一电极和所述第二电极之间的可变电阻层，其中所述第一电极包括包含在所述第一基层中的元素和包含在所述第二基层中的元素的合金你可以。

10. 发明公开

KR1020140078234A 가변 저항 메모리 장치 및 그 제조 방법 审中-实审
标题翻译：电阻可变存储器件及其制造方法
公开(公告)号：KR1020140078234A
公开(公告)日：2014-06-25
申请号：KR1020120147366
申请日：2012-12-17
申请人： 에스케이하이닉스 주식회사
发明人： 이기정 , 김범용 , 김완기 , 박우영
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L45/1616 , H01L27/2481 , H01L45/04 , H01L45/08 , H01L45/1233 , H01L45/145 , H01L45/146 , H01L21/02252 , H01L21/76256
摘要： A variable resistance memory device and a manufacturing method thereof are provided. The manufacturing method of the variable resistance memory device according to an embodiment of the present invention comprises a step of forming an oxygen lack type first metal oxide layer on a first electrode; a step of forming an oxygen rich type second metal oxide layer on the first metal oxide layer; a step of processing the first and second metal oxide layers with plasma containing hydrogen; a step of forming an oxygen rich type third metal oxide layer; and a step of forming a second electrode on the third metal oxide layer.
摘要翻译：提供了一种可变电阻存储器件及其制造方法。根据本发明实施例的可变电阻存储器件的制造方法包括在第一电极上形成缺氧型第一金属氧化物层的步骤; 在所述第一金属氧化物层上形成富氧型第二金属氧化物层的工序; 用含有氢的等离子体处理第一和第二金属氧化物层的步骤; 形成富氧型第三金属氧化物层的步骤; 以及在所述第三金属氧化物层上形成第二电极的步骤。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式