专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020150030422A 전자 장치 审中-实审
标题翻译：电子设备
公开(公告)号：KR1020150030422A
公开(公告)日：2015-03-20
申请号：KR1020130109633
申请日：2013-09-12
申请人： 에스케이하이닉스 주식회사
发明人： 김완기 , 이기정 , 이형동
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L45/12 , G11C13/0007 , G11C13/0021 , G11C2213/54 , H01L27/2418 , H01L27/2463 , H01L27/2472 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/04 , G11C16/10 , H01L21/28273
摘要： 전자 장치가 제공된다. 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 제1 방향으로 연장하는 복수의 제1 배선; 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수의 제2 배선; 상기 제1 배선과 상기 제2 배선 사이에 개재되는 복수의 가변 저항층; 상기 가변 저항층과 상기 제1 배선 사이에 개재되는 터널 베리어층; 및 상기 가변 저항층과 상기 터널 베리어층 사이에 개재되는 중간 전극층을 포함하고, 상기 터널 베리어층 및 상기 중간 전극층은 상기 제1 배선과 상기 제2 배선의 교차 영역 중 둘 이상의 교차 영역과 중첩할 수 있다.
摘要翻译：提供一种电子设备。根据本发明的实施例的电子设备涉及包括半导体存储器的电子设备。半导体存储器包括沿第一方向延伸的第一线; 第二线沿与第一方向相交的第二方向延伸; 插入在第一线和第二线之间的可变电阻层; 插入在可变电阻层和第一线之间的端子阻挡层; 以及介于可变电阻层和隧道势垒层之间的中间电极层。隧道势垒层和中间电极层可以与第一线和第二线的至少两个交叉区重叠。

2. 发明公开

KR1020140078234A 가변 저항 메모리 장치 및 그 제조 방법 审中-实审
标题翻译：电阻可变存储器件及其制造方法
公开(公告)号：KR1020140078234A
公开(公告)日：2014-06-25
申请号：KR1020120147366
申请日：2012-12-17
申请人： 에스케이하이닉스 주식회사
发明人： 이기정 , 김범용 , 김완기 , 박우영
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L45/1616 , H01L27/2481 , H01L45/04 , H01L45/08 , H01L45/1233 , H01L45/145 , H01L45/146 , H01L21/02252 , H01L21/76256
摘要： A variable resistance memory device and a manufacturing method thereof are provided. The manufacturing method of the variable resistance memory device according to an embodiment of the present invention comprises a step of forming an oxygen lack type first metal oxide layer on a first electrode; a step of forming an oxygen rich type second metal oxide layer on the first metal oxide layer; a step of processing the first and second metal oxide layers with plasma containing hydrogen; a step of forming an oxygen rich type third metal oxide layer; and a step of forming a second electrode on the third metal oxide layer.
摘要翻译：提供了一种可变电阻存储器件及其制造方法。根据本发明实施例的可变电阻存储器件的制造方法包括在第一电极上形成缺氧型第一金属氧化物层的步骤; 在所述第一金属氧化物层上形成富氧型第二金属氧化物层的工序; 用含有氢的等离子体处理第一和第二金属氧化物层的步骤; 形成富氧型第三金属氧化物层的步骤; 以及在所述第三金属氧化物层上形成第二电极的步骤。

3. 发明公开

KR1020120004827A 반도체 장치 및 그 제조방법 无效
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020120004827A
公开(公告)日：2012-01-13
申请号：KR1020100065514
申请日：2010-07-07
申请人： 에스케이하이닉스 주식회사
发明人： 김자용 , 길덕신 , 김완기
IPC分类号： H01L27/10 , H01L27/115 , H01L21/8247
CPC分类号： H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/147
摘要： PURPOSE: A semiconductor device and a method for fabricating the same are provided to improve the switching characteristic of a semiconductor device by lighting the uneven distribution of the variable resistance film. CONSTITUTION: A first electrode(23) is formed by laminating a metallic layer(21) and a conductive layer(22) A variable resistance film(24) is formed on a conductive oxide. A second electrode(25) is formed on a variable resistance film. The variable resistance film comprises a plurality of oxygen vacancies. A second electrode is formed into a lamination structure of the metallic layer and the conductive oxide.
摘要翻译：目的：提供半导体器件及其制造方法，以通过点亮可变电阻膜的不均匀分布来改善半导体器件的开关特性。构成：第一电极（23）通过层叠金属层（21）和导电层（22）而形成。在导电氧化物上形成可变电阻膜（24）。第二电极（25）形成在可变电阻膜上。可变电阻膜包括多个氧空位。第二电极形成为金属层和导电氧化物的叠层结构。

4. 发明授权

KR102014375B1 반도체 장치 및 이를 포함하는 전자 장치 有权
公开(公告)号：KR102014375B1
公开(公告)日：2019-08-26
申请号：KR1020130037371
申请日：2013-04-05
申请人： 에스케이하이닉스 주식회사
发明人： 김범용 , 이기정 , 김완기 , 김효준
IPC分类号： H01L27/115 , H01L21/8247

5. 发明公开

KR1020110047883A 수직형 게이트를 구비한 반도체장치 제조 방법 无效
标题翻译：用垂直门制造半导体器件的方法
公开(公告)号：KR1020110047883A
公开(公告)日：2011-05-09
申请号：KR1020090104679
申请日：2009-10-30
申请人： 에스케이하이닉스 주식회사
发明人： 김은정 , 안상태 , 전봉석 , 김완기
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/78642 , H01L21/02225 , H01L21/28556 , H01L29/4925
摘要： PURPOSE: A method for manufacturing a semiconductor device with a vertical gate is provided to prevent an active pillar from falling due to the tensile stress of a spin-on insulation layer by forming a liner silicon film before making an isolation film. CONSTITUTION: In a method for manufacturing a semiconductor device with a vertical gate, a substrate(21) is etched to form a plurality of active pillars(24). A vertical gate(27) surrounds the side of the active pillar. A liner silicon film is formed over a side including a vertical gate. A spin-on insulation layer(29) for separating vertical gates is formed on the liner silicon film. An anneal is performed to harden the spin-on insulation layer.
摘要翻译：目的：提供一种用于制造具有垂直栅极的半导体器件的方法，以通过在形成隔离膜之前形成衬垫硅膜来防止活性柱由于旋涂绝缘层的拉伸应力而下落。构成：在用于制造具有垂直栅极的半导体器件的方法中，蚀刻衬底（21）以形成多个有源柱（24）。垂直门（27）围绕有源柱的一侧。在包括垂直栅极的一侧上形成衬垫硅膜。在衬垫硅膜上形成用于分离垂直栅极的自旋绝缘层（29）。进行退火以硬化旋涂绝缘层。

6. 发明授权

KR101925448B1 가변 저항 메모리 장치 및 그 제조 방법 有权
公开(公告)号：KR101925448B1
公开(公告)日：2018-12-05
申请号：KR1020120147366
申请日：2012-12-17
申请人： 에스케이하이닉스 주식회사
发明人： 이기정 , 김범용 , 김완기 , 박우영
IPC分类号： H01L21/8247 , H01L27/115
摘要： 가변 저항 메모리 장치 및 그 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 제조 방법은, 제1 전극 상에 산소부족형 제1 금속 산화물층을 형성하는 단계; 상기 제1 금속 산화물층 상에 산소리치형 제2 금속 산화물층을 형성하는 단계; 상기 제1 및 제2 금속 산화물층에 대해 수소를 포함하는 플라즈마로 처리하는 단계; 산소리치형 제3 금속 산화물층을 형성하는 단계; 및 상기 제3 금속 산화물층 상에 제2 전극을 형성하는 단계를 포함한다.

7. 发明公开

KR1020130072727A 저항성 메모리 장치 및 그 센싱방법 无效
标题翻译：电阻记忆装置及其传感方法
公开(公告)号：KR1020130072727A
公开(公告)日：2013-07-02
申请号：KR1020110140270
申请日：2011-12-22
申请人： 에스케이하이닉스 주식회사
发明人： 성민규 , 김완기
IPC分类号： G11C13/00 , H01L27/115
CPC分类号： H01L45/04 , G11C13/0004 , H01L27/2409
摘要： PURPOSE: A resistance memory device and a sensing method thereof are provided to accurately sense a resistance value even though a leakage current flows between memory cells which are contiguous. CONSTITUTION: A first resistance value is measured in the range of sensing voltage and set voltage (S11). A second resistance value is measured under the sensing voltage (S12). Whether a difference value exists between the first resistance value and the second resistance value or not is distinguished (S13). Either the first resistance value or the second resistance value is output in case no difference exists between the first resistance value and the second resistance value (S14). The first resistance value and a reference low resistance state resistance value are compared in case a difference exists between the first resistance value and the second resistance value (S15). [Reference numerals] (AA) Start; (BB) End; (S11) Measure a first resistance value in a range of Vsense to Vset; (S12) Measure a second resistance value in a range of 0 to Vsense; (S13) Difference value exists between the first resistance value and the second resistance value?; (S14) Select and output either the first resistance value or the second resistance value; (S15) First resistance value is the same as a reference LRS value?; (S16) Output the first resistance value; (S17) Second resistance value is the same as a reference HRS value?; (S18) Output the second resistance value
摘要翻译：目的：提供一种电阻存储器件及其感测方法，即使在相邻的存储器单元之间流过漏电流，也可精确地检测电阻值。构成：在感测电压和设定电压的范围内测量第一个电阻值（S11）。在感测电压下测量第二电阻值（S12）。区别是否存在第一电阻值和第二电阻值之间的差值（S13）。在第一电阻值和第二电阻值之间不存在差异的情况下输出第一电阻值或第二电阻值（S14）。在第一电阻值和第二电阻值之间存在差异的情况下，比较第一电阻值和参考低电阻状态电阻值（S15）。（附图标记）（AA）开始; （BB）结束; （S11）测量Vsense到Vset范围内的第一电阻值; （S12）测量0至Vsense范围内的第二电阻值; （S13）在第一电阻值和第二电阻值β之间存在差值; （S14）选择并输出第一电阻值或第二电阻值; （S15）第一电阻值与参考LRS值α相同; （S16）输出第一电阻值; （S17）第二电阻值与参考HRS值α相同; （S18）输出第二电阻值

8. 发明公开

KR1020120004838A 반도체 장치 및 그 제조방법 无效
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020120004838A
公开(公告)日：2012-01-13
申请号：KR1020100065531
申请日：2010-07-07
申请人： 에스케이하이닉스 주식회사
发明人： 김완기
IPC分类号： H01L27/10 , H01L27/115 , H01L21/8247
CPC分类号： H01L45/04 , H01L21/28185 , H01L21/31051 , H01L45/085 , H01L45/1683
摘要： PURPOSE: A semiconductor device and a method for fabricating the same are provided to improve the durability of the semiconductor device by forming a conductive path using a metal element. CONSTITUTION: A first electrode(24) and a guide layer(29A), and a second electrode(33) are successively laminated in the top of the substrate. The second electrode comprises a metal element forming a conductivity path(101) interlinking the first electrode and the second electrode. The second electrode comprises one selected from the group consisting of copper, silver, and zinc. A guide layer has a trapezoid shape or a conical shape.
摘要翻译：目的：提供半导体器件及其制造方法，以通过使用金属元件形成导电路径来提高半导体器件的耐久性。构成：第一电极（24）和引导层（29A）和第二电极（33）依次层压在基板的顶部。第二电极包括形成互连第一电极和第二电极的导电路径（101）的金属元件。第二电极包括选自铜，银和锌的一种电极。导向层具有梯形或圆锥形。

9. 发明公开

KR1020140073919A 가변 저항 메모리 장치 및 그 제조 방법 审中-实审
标题翻译：电阻可变存储器件及其制造方法
公开(公告)号：KR1020140073919A
公开(公告)日：2014-06-17
申请号：KR1020120141948
申请日：2012-12-07
申请人： 에스케이하이닉스 주식회사
发明人： 김완기
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L45/16 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/165 , H01L45/04
摘要： A method for fabricating a variable resistance memory device is provided. A method for fabricating a variable resistance memory device according to one embodiment of the present invention includes a step of forming a first metal oxide layer on a first electrode; a step of firstly implanting a first element for reducing metal oxide to a target with the first depth of the first metal oxide layer and forming a first oxygen-deficient metal oxide layer which is a partly reduced first metal oxide layer, a step of forming a second electrode layer on the first metal oxide layer; a step of forming a second metal oxide layer on a second electrode; a step of secondly implanting a second element for reducing the metal oxide to the target with the second depth of the second metal oxide layer which is different from the first depth and forming a second oxygen-deficient metal oxide layer which is a partly reduced second metal oxide layer; and a step of forming a third electrode on the second metal oxide layer.
摘要翻译：提供了制造可变电阻存储器件的方法。根据本发明的一个实施例的用于制造可变电阻存储器件的方法包括在第一电极上形成第一金属氧化物层的步骤; 首先将具有还原金属氧化物的第一元素植入到具有第一金属氧化物层的第一深度的第一深度并形成第一缺氧金属氧化物层的步骤，所述第一缺氧金属氧化物层是部分还原的第一金属氧化物层，在第一金属氧化物层上的第二电极层; 在第二电极上形成第二金属氧化物层的步骤; 以与第一深度不同的第二金属氧化物层的第二深度第二次注入用于将金属氧化物还原到靶的步骤，并形成第二缺氧金属氧化物层，其是部分还原的第二金属氧化层; 以及在所述第二金属氧化物层上形成第三电极的步骤。

10. 发明公开

KR1020110024637A 저항성 메모리 장치 无效
标题翻译：电阻式存储器件
公开(公告)号：KR1020110024637A
公开(公告)日：2011-03-09
申请号：KR1020090082709
申请日：2009-09-02
申请人： 에스케이하이닉스 주식회사
发明人： 김완기
IPC分类号： H01L27/115 , H01L21/8247 , G11C13/02
CPC分类号： G11C13/0004 , G11C13/0007 , G11C13/02
摘要： PURPOSE: A resistive memory device is provided to improve durability by forming a conductive filament made of metal elements in a resistance layer. CONSTITUTION: An insulation layer(24) is interposed between a first electrode(22) and a second electrode(25) and includes silicon oxide. A conductive filament connects the first and second electrodes by a bias applied to the first and second electrodes. A diffusion preventing layer(21) covers the exposed surface of the first electrode and prevents the materials comprising the first electrode from being diffused to the outside.
摘要翻译：目的：提供一种电阻式存储器件，通过在电阻层中形成由金属元素制成的导电细丝来提高耐久性。构成：绝缘层（24）插入在第一电极（22）和第二电极（25）之间，并且包括氧化硅。导电丝通过施加到第一和第二电极的偏压来连接第一和第二电极。扩散防止层（21）覆盖第一电极的暴露表面，并且防止包含第一电极的材料扩散到外部。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式