会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 6. 发明公开
    • 반도체 장치의 제조 방법
    • 制造半导体器件的方法
    • KR1020170142098A
    • 2017-12-27
    • KR1020170022012
    • 2017-02-20
    • 삼성전자주식회사
    • 키틀조지에이.오경석김성민
    • H01L21/762H01L21/324H01L21/768H01L21/02H01L21/225
    • H01L21/76205H01L21/30604H01L21/324H01L21/76224
    • 반도체장치의제조방법이제공된다. 반도체장치의제조방법은, 반도체구조체내의캐비티내에, 제1 물질을포함하는제1 층을형성하고, 상기반도체구조체에대해, 상기반도체구조체를제1 시간간격동안적어도 100도의온도로처리하는것을포함하는제1 열처리공정을수행하고, 상기제1 층을에치백(etch back)하여, 감소된두께를갖는감소된제1 층을형성하고, 상기캐비티내에, 제2 물질을포함하는제2 층을형성하고, 상기반도체구조체에대해, 상기반도체구조체를제2 시간간격동안적어도 100도의온도로처리하는것을포함하는제2 열처리공정을수행하여, 상기감소된제1 층과상기제2 층을, 균일한구성성분과밀도를갖는단일층으로형성하는것을포함한다.
    • 提供了一种制造半导体器件的方法。 一种制造半导体器件的方法包括:在半导体结构的空腔中形成包括第一材料的第一层,并且在半导体结构的至少100度的温度下将半导体结构处理第一时间间隔 第一层被回蚀以形成具有减小的厚度的减小的第一层,并且在该空腔中形成包括第二材料的第二层, 并且执行用于半导体结构的第二热处理工艺,包括在至少100度的温度下处理半导体结构达第二时间间隔以形成被还原的第一层和第二层, 为了形成具有一个组分密度的单层等。
    • 7. 发明公开
    • 반도체 장치 및 이의 제조 방법
    • 半导体装置及其制造方法
    • KR1020170000997A
    • 2017-01-04
    • KR1020150090290
    • 2015-06-25
    • 삼성전자주식회사
    • 곽대영오경석이승재현상진
    • H01L29/78
    • H01L21/31H01L21/823431H01L27/0886
    • 반도체장치및 이의제조방법이제공된다. 상기반도체장치는제1 핀형패턴을정의하는제1 깊이의제1 트렌치, 상기제1 트렌치에바로인접하여형성되고, 제1 깊이보다깊은제2 깊이의제2 트렌치, 상기제1 트렌치의일부를채우는제1 필드절연막및 상기제2 트렌치의일부를채우고, 상기제1 필드절연막과접하는제2 필드절연막을포함하고, 상기제2 필드절연막은제1 영역과, 상기제1 핀형패턴으로부터상기제1 영역보다멀리배치되는제2 영역을포함하고, 상기제2 트렌치의바닥으로부터상기제2 영역의상면까지의높이는상기제2 트렌치의바닥으로부터상기제1 영역의상면까지의높이보다높다.
    • 如下提供半导体器件。 第一鳍型图案设置在基板上。 第一场绝缘膜与第一鳍型图案的侧壁相邻。 第二场绝缘膜与第一场绝缘膜的侧壁相邻。 第一场绝缘膜介于第一鳍型和第二场绝缘膜之间。 第二场绝缘膜包括第一区域和第二区域。 第一区域更靠近第一场绝缘膜的侧壁。 从第二场绝缘膜的底部到第二区域的上表面的高度大于从第二场绝缘膜的底部到第一区域的上表面的高度。
    • 10. 发明授权
    • 비대칭으로 마주보는 소오스 및 드레인 영역들이 배치된 트랜지스터를 갖는 반도체 장치들 및 그 제조 방법들
    • 具有非对称性的源和漏区的晶体管的半导体器件及其制造方法
    • KR100576359B1
    • 2006-05-03
    • KR1020030087772
    • 2003-12-04
    • 삼성전자주식회사
    • 허기재오경석박주성신중현
    • H01L21/336
    • H01L29/66659H01L27/10814H01L27/10855H01L27/10873H01L27/10888H01L29/7835
    • 비대칭으로 마주보는 소오스 및 드레인 영역들이 배치된 트랜지스터를 갖는 반도체 장치들 및 그 제조 방법들은 서로 비대칭을 이루는 확산 소오스 영역 및 드레인 영역을 사용하여 트랜지스터를 형성해서 인접한 커패시터의 특성을 향상시킨다. 이를 위해서, 상기 장치들 및 그 제조방법들은 채널 이온영역을 갖는 반도체 기판의 활성영역 상에 게이트 패턴을 형성하고, 그 패턴을 덮는 패드 층간절연막을 형성하는 것을 포함한다. 상기 패드 층간절연막을 관통해서 게이트 패턴의 양 측부들에 소오스 및 드레인 패드들이 배치되는데, 상기 소오스 및 드레인 패드들은 그들의 불순물들을 반도체 기판으로 확산시켜서 확산 소오스 및 확산 드레인 영역들을 형성한다. 상기 소오스 및 드레인 패드들을 갖는 반도체 기판 상에 패턴 및 매립 층간절연막들을 차례로 덮고, 그 층간절연막들을 관통해서 드레인 패드를 노출시키는 매립 콘택홀이 형성된다. 상기 매립 콘택홀을 통해서 드레인 패드에 이온주입 공정을 실시하고, 상기 매립 콘택홀을 채우는 드레인 패턴 및 그 패턴을 덮는 확산 층간절연막을 형성한다. 이때에, 상기 드레인 패턴 및 확산 층간절연막을 형성하는 동안 드레인 패드에 주입된 이온들은 확산 드레인 영역으로 확산되어서 드레인 영역을 형성한다. 이로써, 상기 확산 소오스 및 드레인 영역들을 갖는 반도체 장치들은 그 영역들을 사용해서 커패시터의 전기적 특성을 향상시킬 수 있다.
      확산 소오스 영역, 소오스 영역, 확산 드레인 영역, 드레인 영역, 커패시터, 채널영역.