专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020060100736A 스테이지 정렬 장치 无效
标题翻译：装备舞台的装置
公开(公告)号：KR1020060100736A
公开(公告)日：2006-09-21
申请号：KR1020050022479
申请日：2005-03-18
申请人： 삼성전자주식회사
发明人： 김상철
IPC分类号： H01L21/027
CPC分类号： G03F7/70775 , G03F7/70916 , G03F7/70925 , H01L21/682
摘要： 반도체 장치 제조를 위한 스테이지 정렬 장치에 있어서, 웨이퍼가 놓여지는 스테이지가 공정챔버 내에 구비된다. 상기 스테이지의 측면에는 반사경이 구비된다. 상기 반사경에 광을 조사하고 상기 반사경으로부터 반사된 광을 검출하여 상기 스테이지의 위치를 조절하기 위한 위치 조절부가 구비된다. 상기 반사경에 이물질이 부착되는 것을 억제하기 위해 상기 반사경에 인접하는 에어커튼을 형성하기 위한 에어 분사부가 구비된다. 상기 에어커튼은 상기 에어 분사부와 대향하여 배치되는 에어 흡입부로 흡입된다. 따라서, 상기 에어커튼에 의해 상기 반사경들에 이물질이 부착되는 것을 억제함으로써 상기 스테이지의 정렬 오류를 방지하여 반도체 소자의 수율 향상을 기대할 수 있다.

2. 发明授权

KR100331561B1 번-인 테스트시 고주파로 동작 가능한 지연동기회로를갖는 반도체 메모리 장치 및 이 지연동기회로의 동작방법 有权
标题翻译： - 具有能够在老化测试期间进行高频操作的DLL的半导体存储器件和DLL的方法
公开(公告)号：KR100331561B1
公开(公告)日：2002-04-06
申请号：KR1019990052224
申请日：1999-11-23
申请人： 삼성전자주식회사
发明人： 이종수 , 경계현 , 김대선 , 오효진 , 김상철 , 손태식
IPC分类号： G11C8/00
CPC分类号： G11C29/12015 , G11C7/1072 , G11C7/22 , G11C7/222 , G11C11/401 , G11C11/4076 , G11C29/14
摘要： 번-인테스트시고주파로동작가능한지연동기회로를갖는반도체메모리장치및 이지연동기회로의동작방법이개시된다. 본발명은번-인모드시고주파로동작가능한지연동기회로를구비하는반도체메모리장치는테스트모드신호에응답하여제어신호들을발생하는지연동기회로제어신호발생회로, 상기테스트모드신호에응답하여클락신호를발생하는링 오실레이터와상기제어신호들및 상기클락신호에응답하여상기번-인모드또는노멀모드로동작하는지연동기회로; 및상기클락신호를상기지연동기회로로전송하는퓨즈또는스위치를구비한다, 본발명의실시예따른반도체메모리장치는종래의번-인테스트시지연동기회로를테스트하기에충분하지못한클럭주파수로인해지연동기회로동작의번-인검증함이어려웠던것과는달리, 번-인모드신호에응답하여링 오실레이션부에서제공되는고주파의클럭신호들이발생되어본래지연동기회로가갖는동작을테스트함이가능하다.

3. 发明授权

KR100301056B1 싱크로너스 데이터 샘플링 회로 失效
标题翻译：同步数据采样电路
公开(公告)号：KR100301056B1
公开(公告)日：2001-11-01
申请号：KR1019990023489
申请日：1999-06-22
申请人： 삼성전자주식회사
发明人： 이형용 , 김상철
IPC分类号： H03K17/00
CPC分类号： G11C7/1093 , G11C7/1051 , G11C7/106 , G11C7/1066 , G11C7/1072 , G11C7/1078 , G11C7/22
摘要： 클럭신호의한 싸이클동안에 4개의데이터를샘플링할수 있는싱크로너스데이터샘플링회로및 방법이개시된다. 상기싱크로너스데이터샘플링회로에서는, 제1펄스신호발생기가상기클럭신호를받아상기클럭신호의논리'로우' 구간동안에제1펄스신호를발생하고, 제2펄스신호발생기가상기클럭신호를받아상기클럭신호의논리'하이' 구간동안에제2펄스신호를발생한다. 제1샘플링수단이상기클럭신호의하강에지에응답하여입력단을통해입력되는제1데이터를샘플링하여출력단으로출력하고, 제2샘플링수단이상기제1펄스신호의상승에지또는하강에지에응답하여상기입력단을통해입력되는제2데이터를샘플링하여상기출력단으로출력한다. 또한제3샘플링수단이상기클럭신호의상승에지에응답하여상기입력단을통해입력되는제3데이터를샘플링하여상기출력단으로출력하고, 제4샘플링수단이상기제2펄스신호의상승에지또는하강에지에응답하여상기입력단을통해입력되는제4데이터를샘플링하여상기출력단으로출력한다. 따라서상기클럭신호의한 싸이클동안에 4개의데이터가샘플링되므로, 종래의 DDR(Dual Data Rate) 방식의데이터샘플링스킴에비하여데이터샘플링효율이 2배로증가된다.

4. 发明公开

KR1019990051377A 결함 구제 셀 확인 회로를 갖는 반도체 메모리장치 无效
标题翻译：半导体存储器件具有缺陷消除单元识别电路
公开(公告)号：KR1019990051377A
公开(公告)日：1999-07-05
申请号：KR1019970070694
申请日：1997-12-19
申请人： 삼성전자주식회사
发明人： 박충선 , 김상철 , 김점규 , 이전형
IPC分类号： G11C29/00
摘要： 본 발명은 결함 구제 확인 회로를 갖는 반도체 메모리 장치에 관한 것으로서, 각각 하나의 결함 구제 셀을 포함하고 상기 결함 구제 셀들을 구동하는 결함 구제 인에이블 신호와 상기 결함 구제 셀들을 지정하는 어드레스 신호들을 입력하는 다수개의 결함 구제 회로들 및 상기 결함 구제 인에이블 신호와 상기 어드레스 신호들을 입력하고 상기 결함 구제 셀들 중 하나가 기 사용되고 있을 경우에 출력 신호가 액티브되는 결함 구제 확인 회로를 구비함으로써 외부로부터 결함 구제 셀들의 사용 여부를 확인할 수가 있다.

5. 发明公开

KR1020020013192A 배기 베어링의 하우징 커버 구조 无效
标题翻译：用于排气轴承的外壳结构
公开(公告)号：KR1020020013192A
公开(公告)日：2002-02-20
申请号：KR1020000046673
申请日：2000-08-11
申请人： 삼성전자주식회사
发明人： 윤정봉 , 노영홍 , 김현옥 , 김상철
IPC分类号： F16C35/00
CPC分类号： F16C35/067 , F16C2233/00
摘要： PURPOSE: A housing cover structure for exhaust bearing is provided to prevent accident and reduce cost by allowing the bearing to be checked without disassembling the bearing cover. CONSTITUTION: A housing cover structure comprises a cover body(2) having a side surface and an upper surface, and a plurality of upper opening sections(4) and side opening sections; an inspection cover(6) covering the upper opening sections formed at the upper surface of the cover body; a handle(7) installed at the inspection cover; and a rotary connection member(5) for coupling the upper opening sections and the inspection cover. The side surface of the cover body is coupled to a bearing system through coupling members(9,10), such that the state of the bearing system is checked through the side opening sections and upper opening sections. Since the bearing housing cover has upper and side surfaces with opening sections, inspection for bearing is performed in an easy manner. The upper opening sections are closed by the inspection cover at ordinary times so as to protect the bearing from water.
摘要翻译：目的：提供用于排气轴承的外壳盖结构，以防止事故发生，并通过允许在不拆卸轴承盖的情况下检查轴承来降低成本。构成：壳体盖结构包括具有侧表面和上表面的盖体（2）和多个上开口部分（4）和侧开口部分; 覆盖形成在盖主体的上表面的上开口部的检查盖（6）安装在检查盖上的把手（7）; 以及用于联接上部开口部分和检查盖的旋转连接部件（5）。盖主体的侧表面通过联接构件（9,10）联接到轴承系统，使得通过侧开口部分和上开口部分检查轴承系统的状态。由于轴承座盖具有带开口部的上表面和侧面，因此以容易的方式进行轴承检查。上部开口部分在正常时间由检查盖封闭，以保护轴承免受水的侵害。

6. 发明公开

KR1020010003266A 싱크로너스 데이터 샘플링 회로 失效
标题翻译：同步数据采集电路
公开(公告)号：KR1020010003266A
公开(公告)日：2001-01-15
申请号：KR1019990023489
申请日：1999-06-22
申请人： 삼성전자주식회사
发明人： 이형용 , 김상철
IPC分类号： H03K17/00
CPC分类号： G11C7/1093 , G11C7/1051 , G11C7/106 , G11C7/1066 , G11C7/1072 , G11C7/1078 , G11C7/22
摘要： PURPOSE: A synchronous data sampling circuit is provided to achieve an improved data sampling efficiency by allowing four data to be sampled during one cycle of a clock signal. CONSTITUTION: A circuit comprises a first pulse signal generator(31) for receiving a clock signal(CLOCK) and generating a first pulse signal(A) during a logic "low" section of the clock signal; a second pulse signal generator(32) for generating a second pulse signal(B) during a logic "high" section of the clock signal; a first sampling unit(33) for sampling a first data being input through an input port(DQ) and outputting the sampled data to an output port(DIO), in response to a falling edge of the clock signal; a second sampling unit(34) for sampling a second data being input through the input port and outputting the sampled data to the output port, in response to a rising edge of the first pulse signal; a third sampling unit(35) for sampling a third data being input through the input port and outputting the sampled data to the output port, in response to a rising edge of the clock signal; and a fourth sampling unit(36) for sampling a fourth data being input through the input port and outputting the sampled data to the output port, in response to a falling edge of the second pulse signal.
摘要翻译：目的：提供一个同步数据采样电路，通过允许在一个时钟信号的一个周期内对四个数据进行采样来实现改进的数据采样效率。构成：电路包括用于在时钟信号的逻辑“低”部分期间接收时钟信号（CLOCK）并产生第一脉冲信号（A）的第一脉冲信号发生器（31）用于在所述时钟信号的逻辑“高”部分期间产生第二脉冲信号（B）的第二脉冲信号发生器（32）第一采样单元（33），用于对通过输入端口（DQ）输入的第一数据进行采样，并响应于时钟信号的下降沿将采样数据输出到输出端口（DIO）; 第二采样单元，用于响应于第一脉冲信号的上升沿，对通过输入端口输入的第二数据进行采样并将采样数据输出到输出端口; 第三采样单元（35），用于对通过输入端口输入的第三数据进行采样，并响应于时钟信号的上升沿将采样数据输出到输出端口; 以及第四采样单元（36），用于对通过输入端口输入的第四数据进行采样，并且响应于第二脉冲信号的下降沿将采样数据输出到输出端口。

7. 发明公开

KR1020000061631A 반도체소자의 제조에 사용되는 웨이퍼 척 无效
标题翻译：用于制造半导体元件的滤波器
公开(公告)号：KR1020000061631A
公开(公告)日：2000-10-25
申请号：KR1019990010802
申请日：1999-03-29
申请人： 삼성전자주식회사
发明人： 김상철
IPC分类号： H01L21/68
摘要： PURPOSE: A wafer chuck is to reduce a contact area between a wafer and a wafer chuck, thereby forming a photoresist pattern with a uniform profile over the entire surface of the wafer. CONSTITUTION: A wafer chuck(C') comprises a body(MB) shaped for circularly, a projection(P) projected on a predetermined position of an upper portion in the body. The upper portion is flat. The projection(P) has a ring portion rising along an edge of the body, a plurality of wafer supporting portions which is extended from a certain area of an inner wall toward an inner center of the ring portion. When the wafer is loaded on the wafer chuck, only the surface of the projection is contacted with the wafer, thereby providing a space between the wafer and wafer chuck. If the wafer chuck also has a projection at its under surface, the wafer can be loaded in the under surface of the wafer chuck. Because the diameter of the ring portion is smaller than that of the wafer, a horizontal condition of the wafer is maintained.
摘要翻译：目的：晶片卡盘是为了减少晶片和晶片卡盘之间的接触面积，从而在晶片的整个表面上形成具有均匀分布的光刻胶图案。构成：晶片卡盘（C'）包括圆形的主体（MB），突出在主体上部的预定位置上的突起（P）。上部是平的。突起（P）具有沿着主体的边缘上升的环形部分，多个晶片支撑部分，其从内壁的特定区域朝向环部分的内部中心延伸。当晶片装载在晶片卡盘上时，只有突起的表面与晶片接触，从而在晶片和晶片卡盘之间提供空间。如果晶片卡盘在其下表面也具有突起，则晶片可以装载在晶片卡盘的下表面。由于环部的直径小于晶片的直径，因此保持晶片的水平状态。

8. 发明公开

KR1019990039585A 엑티브용 내부 전압 변환회로 无效
标题翻译：内部电压转换电路有效
公开(公告)号：KR1019990039585A
公开(公告)日：1999-06-05
申请号：KR1019970059734
申请日：1997-11-13
申请人： 삼성전자주식회사
发明人： 김상철 , 최창주 , 박찬규
IPC分类号： G11C5/14
摘要： 로우어드레스 스트로부 신호의 디스에이블 이후에도 계속 구동될 수 있는 반도체 메모리장치의 엑티브용 내부전압 변환회로가 개시된다. 상기 엑티브용 내부전압 변환회로는, 기준전압을 입력으로 하여 내부전압을 발생하는 내부전압 발생부, 및 로우어드레스 스트로부 신호의 디스에이블 이후에도 상기 내부전압 발생부가 동작하도록, 상기 로우어드레스 스트로브 신호 및 한개 이상의 외부신호들에 응답하여 상기 내부전압 발생부를 제어하는 제어부를 구비하는 것을 특징으로 한다. 여기에서 상기 외부신호들은, 상기 반도체 메모리장치의 칼럼어드레스 스트로브 신호 및 출력 인에이블 신호이다.

9. 发明公开

KR1020130059003A 반도체 테스트 보드 및 반도체 보드 无效
标题翻译：半导体测试板和半导体板
公开(公告)号：KR1020130059003A
公开(公告)日：2013-06-05
申请号：KR1020110125072
申请日：2011-11-28
申请人： 삼성전자주식회사
发明人： 송기재 , 경상진 , 김상철 , 옥두환
IPC分类号： G01R31/28
CPC分类号： G01R31/2863 , G01R31/2875
摘要： PURPOSE: A semiconductor test board and a semiconductor board are provided to prevent excessive current supply of a mounting unit and to provide enhanced reliability by increasing a resistance value of a temperature resistance device when increasing the amount of current which is supplied to the mounting unit by providing the temperature resistance device between a power supply source and the mounting unit. CONSTITUTION: A semiconductor test board includes a power supply source(101); a first temperature resistance device and a second temperature resistance device(103) which are supplied with power from the power supply source and have a resistance value which changes according to a temperature; a first chip mounting unit(130) which is supplied with power through the second temperature resistance device and is comprised to mount a semiconductor package to be tested; and a second chip mounting unit which is supplied with power through the second temperature resistance device and mounts the semiconductor package to be tested.
摘要翻译：目的：提供半导体测试板和半导体板，以防止安装单元的过度电流供应，并且通过增加耐温装置的电阻值来增加提供给安装单元的电流量，从而提供增强的可靠性在电源和安装单元之间提供耐温装置。构成：半导体测试板包括电源（101）; 第一耐温装置和第二耐温装置（103），其从电源提供电力并具有根据温度而变化的电阻值; 第一芯片安装单元（130），其通过第二温度电阻装置供电并且被安装在待测试的半导体封装件上; 以及第二芯片安装单元，其通过第二耐温装置供电并安装待测试的半导体封装。

10. 发明公开

KR1020100001161A 반도체 메모리 장치 无效
标题翻译：半导体存储器件
公开(公告)号：KR1020100001161A
公开(公告)日：2010-01-06
申请号：KR1020080060969
申请日：2008-06-26
申请人： 삼성전자주식회사
发明人： 김상균 , 인성환 , 박충선 , 김상철 , 박찬규
IPC分类号： G11C29/00 , G11C11/40
CPC分类号： G11C29/027 , G11C29/14 , G11C29/18 , G11C29/787 , G11C29/808
摘要： PURPOSE: A semiconductor memory device is provided to increase the effectiveness and steadily detect the fault of the repair fuse. CONSTITUTION: The memory cell array(200) inputs data in response to the external command to memory cells. According to the power up signal and mode register set pulse, the master fuse part(122) outputs the first and the second redundancy master signal. The repair fuse part(124) outputs the fuse signal in response to the first and the second redundancy master signal. According to the first and the second redundancy master signal and fuse signal, the fuse address decoding(140-1) outputs a plurality of fuse address decoding signals. According to a plurality of fuse address decoding signals, the first fuse fault detection(160A-1) outputs the first repair fuse fail signal. According to a plurality of first repair fuse fail signals, the second fuse fault detection(160B) outputs the second repair fuse fail signal.
摘要翻译：目的：提供半导体存储器件，以提高修复保险丝的有效性并稳定地检测故障。构成：存储单元阵列（200）响应外部命令向存储单元输入数据。根据上电信号和模式寄存器设置脉冲，主熔丝部分（122）输出第一和第二冗余主信号。修理熔丝部分（124）响应于第一和第二冗余主信号输出熔丝信号。根据第一和第二冗余主信号和熔丝信号，熔丝地址解码（140-1）输出多个熔丝地址解码信号。根据多个熔丝地址解码信号，第一熔丝故障检测（160A-1）输出第一修复保险丝故障信号。根据多个第一修理保险丝故障信号，第二熔丝故障检测（160B）输出第二修理保险丝故障信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式